Ldmos晶體管及其形成方法
【技術領域】
[0001]本發明涉及半導體制作領域，特別涉及一種LDM0S晶體管及其形成方法。
【背景技術】
[0002]功率場效應管主要包括垂直雙擴散場效應管(VDMOS，Vertical Double-DiffusedM0SFET)和橫向雙擴散場效應管(LDMOS，Lateral Double-Diffused M0SFET)兩種類型。其中，相較于垂直雙擴散場效應管(VDM0S)，橫向雙擴散場效應管(LDM0S)具有諸多優點，例如，后者具有更好的熱穩定性和頻率穩定性、更高的增益和耐久性、更低的反饋電容和熱阻，以及恒定的輸入阻抗和更簡單的偏流電路。
[0003]現有技術中，一種常規的N型橫向雙擴散場效應管(LDM0S晶體管)結構如圖1所示，包括:半導體襯底(圖中未示出)，位于半導體襯底中的P阱100 ;位于P阱100內的N型漂移區101 ;位于N型漂移區101中的淺溝槽隔離結構104，所述淺溝槽隔離結構104用于增長橫向雙擴散場效應管導通的路徑，以增大橫向雙擴散場效應管的擊穿電壓；位于N型漂移區101 —側的P阱100內的P型體區106 ;位于半導體襯底上的柵極結構105，所述柵極結構105橫跨所述P型體區106和N型漂移區101，并部分位于淺溝槽隔離結構104上，所述柵極結構105包括位于半導體襯底上的柵介質層、位于柵介質層上的柵電極、位于柵介質層和柵電極兩側側壁上的側墻；位于柵極結構105 —側的P型體區106內的源區102，和位于柵極機構105的另一側的N型漂移區101內的漏區103，源區102和漏區103的摻雜類型為N型。
[0004]但是現有的橫向雙擴散場效應管(LDM0S晶體管)的性能仍有待提高。
【發明內容】
[0005]本發明解決的問題是怎樣增長LDM0S晶體管的導通路徑，增大擊穿電壓。
[0006]為解決上述問題，本發明提供一種LDM0S晶體管的形成方法，其特征在于，包括:提供半導體襯底，所述半導體襯底具有第一摻雜類型；刻蝕所述半導體襯底，在所述半導體襯底內形成若干第一溝槽；在若干第一溝槽的側壁和底部暴露的半導體襯底表面內以及相鄰第一溝槽之間的半導體襯底表面內形成漂移區，所述漂移區具有第二摻雜類型，第二摻雜類型與第一摻雜類型相反；形成漂移區后，在若干第一溝槽中填充隔離材料，形成若干第一淺溝槽隔離結構；在漂移區一側的半導體襯底內形成體區，所述體區的摻雜類型與漂移區的摻雜類型相反；在所述半導體襯底上形成柵極結構，所述柵極結構橫跨覆蓋部分所述體區、漂移區和與體區距離最近的一個第一淺溝槽隔離結構的表面；在所述柵極結構一側的體區內形成源區；在與體區距離最遠的一個第一淺溝槽隔離結構一側的漂移區內形成漏區。
[0007]可選的，所述漂移區的形狀為“W”型或“波浪”型，所述漂移區通過第一離子注入形成。
[0008]可選的，位于相鄰的第一溝槽之間的半導體襯底表面內和第一溝槽側壁的半導體襯底內的部分漂移區厚度為200?1000埃，位于第一溝槽底部的半導體襯底內的部分漂移區厚度為400埃?2微米。
[0009]可選的，第一離子注入的劑量為1E2?5E3atom/cm2、注入的角度為0?45°。
[0010]可選的，所述第一溝槽的側壁為傾斜側壁，傾斜側壁的傾斜角度為50?80°。
[0011]可選的，所述第一溝槽的數量為> 2個，所述第一溝槽的深度為2500?4500埃，第一溝槽的寬度為0.5?10微米，相鄰第一溝槽之間的間距為0.2?1微米。
[0012]可選的，所述第一摻雜類型為P型，第二摻雜類型為N型。
[0013]可選的，所述第一摻雜類型為N型，第二摻雜類型為P型。
[0014]可選的，所述漂移區一側的半導體襯底內還形成有第一摻雜區，所述第一摻雜區的摻雜類型與半導體襯底的摻雜類型相同。
[0015]可選的，所述源區一側的體區內形成有第二淺溝槽隔離結構，第二淺溝槽隔離結構的深度小于體區的深度；第二淺溝槽隔離結構一側的體區內還形成有第二摻雜區，第二摻雜區的摻雜類型與體區的摻雜類型相同。
[0016]可選的，所述第一淺溝槽隔離結構和第二淺溝槽隔離結構的材料為氧化硅。
[0017]可選的，所述柵極結構包括位于半導體襯底上的柵介質層、位于柵介質層上的柵電極以及位于柵介質層和柵電極兩側的側墻。
[0018]本發明還提供了一種LDM0S晶體管，包括:半導體襯底，所述半導體襯底具有第一摻雜類型；位于所述半導體襯底內的若干第一溝槽；位于若干第一溝槽的側壁和底部暴露的半導體襯底表面內以及相鄰第一溝槽之間的半導體襯底表面內的漂移區，所述漂移區具有第二摻雜類型，第二摻雜類型與第一摻雜類型相反；填充滿若干第一溝槽的若干第一淺溝槽隔離結構，第一淺溝槽隔離結構覆蓋部分所述漂移區；位于漂移區一側的半導體襯底內的體區，所述體區的摻雜類型與漂移區的摻雜類型相反；位于所述半導體襯底上的柵極結構，所述柵極結構橫跨覆蓋部分所述體區、漂移區和與體區距離最近的一個第一淺溝槽隔離結構的表面；在所述柵極結構一側的體區內形成源區；在與體區距離最遠的一個第一淺溝槽隔離結構一側的漂移區內形成漏區。
[0019]可選的，所述漂移區的形狀為“W”型或“波浪”型。
[0020]可選的，位于相鄰的第一溝槽之間的半導體襯底表面內和第一溝槽側壁的半導體襯底內的部分漂移區厚度為200?1000埃，位于第一溝槽底部的半導體襯底內的部分漂移區厚度為400埃?2微米。
[0021]可選的，所述第一溝槽的側壁為傾斜側壁，傾斜側壁的傾斜角度為50?80°。
[0022]可選的，所述第一溝槽的數量為> 2個，第一溝槽的深度為2500?4500埃，第一溝槽的寬度為0.5?10微米，相鄰第一溝槽之間的間距為0.2?1微米。
[0023]可選的，所述第一摻雜類型為P型，第二摻雜類型為N型。
[0024]可選的，所述第一摻雜類型為N型，第二摻雜類型為P型。
[0025]與現有技術相比，本發明的技術方案具有以下優點:
[0026]本發明的LDM0S晶體管的形成方法，在所述半導體襯底內形成若干第一溝槽；然后在若干第一溝槽的側壁和底部暴露的半導體襯底表面內以及相鄰第一溝槽之間的半導體襯底表面內形成漂移區，所述漂移區具有第二摻雜類型，第二摻雜類型與第一摻雜類型相反；形成漂移區后，在第一溝槽中填充隔離材料，形成第一淺溝槽隔離結構，本發明形成的漂移區是位于若干第一溝槽的側壁和底部暴露的半導體襯底表面內以及第一溝槽之間的半導體襯底內，即形成的漂移區是沿著與若干第一溝槽側壁和底部接觸的半導體襯底和相鄰第一溝槽之間的半導體襯底表面分布的，漂移區的等效長度增加，當LDMOS晶體管工作時，在漂移區中形成的導通路徑的長度增加。
[0027]進一步，第一溝槽的傾斜側壁的傾斜角度為50?80°，減小了第一離子注入時的難度，通過第一離子注入對第一溝槽側壁的半導體襯底進行均勻的摻雜。
[0028]進一步，所述第一溝槽的數量為> 2個，所述第一溝槽的深度為2500?4500埃，第一溝槽的寬度為0.5?10微米，相鄰第一溝槽之間的間距為0.2?1微米，使得后續在在若干第一溝槽的側壁和底部暴露的半導體襯底表面內以及相鄰第一溝槽之間的半導體襯底表面內形成漂移區在單位面積內等效長度較長，并且使第一溝槽占據的面積較小。
[0029]本發明的LDM0S晶體管，漂移區是位于若干第一溝槽的側壁和底部暴露的半導體襯底表面內以及第一溝槽之間的半導體襯底內，即形成的漂移區是沿著與若干第一溝槽側壁和底部接觸的半導體襯底和相鄰第一溝槽之間的半導體襯底表面分布的，漂移區的等效長度增加，當LDM0S晶體管工作時，在漂移區中形成的導通路徑的長度增加。
【附圖說明】
[0030]圖1為現有技術LDM0S晶體管的結構不意圖；
[0031]圖2?圖8為本發明實施例LDM0S晶體管的形成過程的結構示意圖。
【具體實施方式】
[0032]現有技術形成的LDM0S晶體管的性能仍有待提高，比如通過現有技術中形成淺溝槽隔離結構對LDM0S晶體管導通路徑的增加比較有限，即LDM0S晶體管擊穿電壓的增加比較有限。
[003