Mos晶體管及其制作方法
【技術領域】
[0001] 本發明涉及半導體制造領域，特別是涉及M0S晶體管及其制作方法。
【背景技術】
[0002] 隨著集成電路集成度的提高，半導體器件的尺寸逐步按比例縮小，在半導體器件 尺寸按比例縮小的過程中，漏極電壓并不隨之減小，這就導致源極與漏極之間的溝道區電 場增大，在強電場作用下，電子在兩次碰撞之間會加速到比熱運動速度高許多倍的速度，由 于電子的動能很大該電子被稱為熱電子，從而引起熱電子效應（hotelectroneffect)。熱 電子效應會導致熱電子向柵介質層注入，形成柵電極電流和襯底電流，以致影響半導體器 件和電路的可靠性。為了克服熱電子效應，有多種對M0S晶體管結構的改進方法，例如雙注 入結構、埋溝結構、分立柵結構、埋漏結構等等，其中研究較多且實用價值較大的一種是輕 摻雜漏（LightlyDopedDrain,簡稱LDD)結構。輕摻雜漏結構可以降低電場，并可以顯著 改善熱電子效應。
[0003] 除了改進熱電子效應以提高M0S晶體管的性能外，由于應力可以改變硅材質的能 隙和載流子遷移率，因此通過應力來提高M0S晶體管的性能成為越來越常用的手段。具體 地，通過適當控制應力，可以提高載流子（NM0S晶體管中的電子，PM0S晶體管中的空穴）遷 移率，進而提商驅動電流，以此極大地提商M0S晶體管的性能。
[0004] 以PM0S晶體管為例，可以米用嵌入式娃鍺技術（EmbeddedSiGeTechnology)以在 晶體管的溝道區域產生壓應力，進而提高載流子遷移率。所謂嵌入式硅鍺技術是指在半導 體襯底的需要形成源極及漏極的區域中埋置硅鍺材質，利用硅與硅鍺（SiGe)之間的晶格 失配對溝道區域產生壓應力。
[0005] 然而，本發明人在實際使用上述嵌入式技術的M0S晶體管過程中，發現仍存在載 流子的遷移速率過慢的問題。
【發明內容】
[0006] 本發明要解決的技術問題是改善M0S晶體管的載流子遷移速率過慢的問題。
[0007] 為解決上述問題，本發明的一方面提供一種M0S晶體管的制作方法，包括：
[0008] 提供硅襯底，在所述硅襯底上形成多個柵極結構，所述柵極結構包括形成在硅襯 底上的柵介質層及形成在所述柵介質層上的柵電極；
[0009] 在所述柵極結構兩側形成側墻；
[0010] 以相鄰的所述柵極結構及側墻為掩膜，在硅襯底中預定形成源極及漏極的區域形 成碗狀凹槽，在硅襯底表面上，所述碗狀凹槽的開口尺寸大于所述相鄰側墻之間的間距；
[0011] 采用各向異性濕法腐蝕所述碗狀凹槽形成sigma形凹槽；
[0012] 在所述sigma形凹槽內填充壓應力材質或拉應力材質以形成M0S晶體管。
[0013] 可選地，所述形成碗狀凹槽步驟包括：
[0014] 先以相鄰的所述柵極結構及側墻為掩膜，各向異性干法刻蝕在硅襯底中預定形成 源極及漏極的區域形成堅直凹槽；
[0015] 后采用氧化劑與HF酸的混合溶液各向同性濕法腐蝕所述堅直凹槽形成碗狀凹 槽。
[0016] 可選地，所述形成碗狀凹槽步驟包括：
[0017] 先以相鄰的所述柵極結構及側墻為掩膜，采用氧化劑與HF酸的混合溶液各向同 性濕法腐蝕在硅襯底中預定形成源極及漏極的區域形成U形凹槽；
[0018] 后各向異性干法刻蝕所述U形凹槽形成碗狀凹槽。
[0019] 可選地，所述氧化劑為：包含臭氧的溶液、氏504、此10、圓02、圓0 3中的至少一種。
[0020] 可選地，所述HF的濃度范圍為lppm~5000ppm。
[0021] 可選地，所述氧化劑為ΗΝ03,ΗΝ03占所述混合溶液的質量百分比小于1%，各向同 性濕法腐蝕時，溫度范圍為〇°C~50°C。
[0022] 可選地，所述各向異性干法刻蝕的刻蝕氣體包括HBr和Cl2,HBr的流量為 200sccm~800sccm，Cl2 的流量為 20sccm~lOOsccm，壓強為 2mTorr~200mTorr，處理時 間為10s~60s。
[0023] 可選地，所述形成的碗狀凹槽中，深入溝道中的端部與所述述柵極結構的堅直邊 沿的距離范圍為5nm~20nm。
[0024] 可選地，所述sigma形凹槽中，深入溝道中的尖端與所述述柵極結構的堅直邊沿 的距離范圍為_5nm~5nm。
[0025] 可選地，所述sigma形凹槽中，深入溝道中的尖端距離所述硅襯底表面的深度范 圍為5nm~20nm。
[0026] 可選地，所述sigma形凹槽的深度范圍為50nm~lOOnm。
[0027] 可選地，所述碗狀凹槽形成sigma形凹槽采用的濕法腐蝕溶液為堿性溶液。
[0028] 可選地，所述sigma形凹槽內填充的壓應力材質為硅鍺，所述M0S晶體管為PM0S 晶體管。
[0029] 可選地，所述sigma形凹槽內填充的拉應力材質為碳化硅，所述M0S晶體管為NM0S 晶體管。
[0030] 本發明的另一方面提供一種M0S晶體管，包括：
[0031] 硅襯底，具有多個柵極結構，所述柵極結構兩側形成有側墻，所述柵極結構包括形 成在硅襯底上的柵介質層及形成在所述柵介質層上的柵電極；
[0032] 娃襯底中預定形成源極及漏極的區域具有sigma形凹槽，所述sigma形凹槽內填 充有壓應力材質或拉應力材質，在娃襯底表面上，所述sigma形凹槽的開口尺寸大于所述 相鄰側墻之間的間距。
[0033] 可選地，所述sigma形凹槽中，深入溝道中的尖端與所述述柵極結構的堅直邊沿 的距離范圍為_5nm~5nm。
[0034] 可選地，所述sigma形凹槽中，深入溝道中的尖端距離所述硅襯底表面的深度范 圍為5nm~20nm。
[0035] 可選地，所述sigma形凹槽的深度范圍為50nm~lOOnm。
[0036] 可選地，所述sigma形凹槽內填充的壓應力材質為硅鍺，所述M0S晶體管為PM0S 晶體管。
[0037] 可選地，所述sigma形凹槽內填充的拉應力材質為碳化硅，所述M0S晶體管為NMOS 晶體管。
[0038] 與現有技術相比，本發明的技術方案具有以下優點：1)為提高M0S晶體管的載流 子遷移速率，本發明在源漏區形成sigma形凹槽時，通過控制碗狀凹槽的開口處的尺寸，使 其大于相鄰柵極結構的側墻之間的尺寸，換言之，通過控制碗狀凹槽的開口盡可能大，進而 使得該碗狀凹槽經腐蝕所形成的sigma形凹槽的開口尺寸也較大，從而源漏區填充的壓應 力材質或拉應力材質較多，進而對溝道施加的拉應力或壓應力較大，載流子遷移速率較快。
[0039] 2)可選方案中，實現制作開口尺寸大于相鄰柵極結構的側壁的碗狀凹槽有兩種方 案，a)先以相鄰的柵極結構及側墻為掩膜，各向異性干法刻蝕在硅襯底中預定形成源極及 漏極的區域形成堅直凹槽；后采用氧化劑與HF酸的混合溶液各向同性濕法腐蝕該堅直凹 槽形成碗狀凹槽；b)先以相鄰的柵極結構及側墻為掩膜，采用氧化劑與HF酸的混合溶液各 向同性濕法腐蝕在硅襯底中預定形成源極及漏極的區域形成U形凹槽；后各向異性干法刻 蝕該U形凹槽形成碗狀凹槽。對于a)方案，在硅襯底表面上，先形成的堅直凹槽的開口尺 寸與相鄰側壁之間的距離相等，后經由該堅直凹槽，一邊各向同性氧化暴露出的硅，一邊去 除氧化所產生的含硅氧化物，由于后者步驟為各向同性腐蝕，因而可以將堅直凹槽的開口 擴大，此外，由于溶液對尖角的腐蝕速率較快，因而堅直凹槽的尖角也逐漸變平滑，堅直凹 槽變為碗狀凹槽。對于b)方案，由于先形成的U形凹槽通過一邊各向同性氧化暴露出的硅， 一邊去除氧化所產生的含硅氧化物，因而在硅襯底表面上，所形成的U形凹槽的開口尺寸 大于相鄰側壁之間的間距，此外，由于側墻之間的間距大于各向同性腐蝕在垂直半導體襯 底表面方向上的深度，因而形成的U形凹槽為扁平狀，通過各向異性干法刻蝕后呈現碗狀。
【附圖說明】
[0040] 圖1至圖4是本發明一個實施例中PM0S晶體管在制作過程中的剖視圖；
[0041] 圖5是圖4中的sigma形凹槽的放大結構示意圖；
[0042] 圖6是制作完畢的PM0S晶體管的剖視圖；
[0043] 圖7是本發明另一個實施例中PM0S晶體管在一個制作階段的剖視圖。
【具體實施方式】
[0044] 如【背景技術】中所述，現有的嵌入式M0S晶體管的載流子遷移速率仍較慢，針對上 述問題，本發明通過提高源漏區所填入的壓應力材質或拉應力材質的填入量，從而提高對 溝道所施加的拉應力或壓應力。具體地，通過擴大預定形成源漏區的碗狀凹槽的開口處的 尺寸，使其大于相鄰側壁之間的間距，進而使得其后形成的sigma形凹槽開口處的尺寸也 較大。
[0045] 為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明 的具體實施例做詳細的說明。
[0046] 圖1至圖4是本發明的一個實施例中PM0S晶體管在制作過程中的剖視圖，圖5是 圖4中的sigma形凹槽的放大結構示意圖；圖6是制作完畢