一種陣列基板及其制作方法、顯示裝置的制造方法
【技術領域】
[0001]本發明涉及顯示技術領域，尤其涉及一種陣列基板及其制作方法、顯示裝置。
【背景技術】
[0002]通常，如圖1所示，顯示裝置的陣列基板包括多條相互平行的柵線1和多條相互平行的數據線2，柵線1和數據線2圍成多個像素單元3，在柵線1和數據線2的交叉處設置有薄膜晶體管4，通過控制薄膜晶體管4的導通與斷開，可以控制該薄膜晶體管4對應的像素單元3顯示畫面，進而可控制顯示裝置顯示畫面。
[0003]現有技術中，如圖1所示，使A位置的像素單元3顯示畫面的過程為:柵線1的驅動信號到達A位置的像素單元3，使A位置的像素單元3對應的薄膜晶體管4導通，與此同時，數據線2的驅動信號也到達A位置的像素單元3，為A位置的像素單元3加載電壓，驅動A位置的像素單元3顯示畫面。
[0004]然而，本申請發明人在實際應用過程中發現，如圖1所示，由于像素單元3的驅動方式通常為從左向右掃描單條柵線1以及從上向下掃描單條數據線2，而具有大尺寸顯示屏幕的顯示裝置的柵線1比較長，會產生信號延遲，例如:當需要驅動A位置的像素單元3時，由于柵線1的驅動信號的信號延遲，會使柵線1的驅動信號比數據線2的驅動信號晚到達A位置的像素單元3，因而柵線1的驅動信號到達A位置的像素單元3時，數據線2的驅動信號已經經過A位置的像素單元3，導致A位置的像素單元3不能正常顯示畫面，因而會導致顯示裝置的顯示畫面不完整，出現殘像。
【發明內容】
[0005]本發明的目的在于提供一種陣列基板及其制作方法、顯示裝置，可以改善因信號延遲而導致的顯示裝置不能正常顯示畫面的問題。
[0006]為達到上述目的，本發明采用如下技術方案:
[0007]—種陣列基板，包括多條相互平行的柵線、位于所述多條柵線所在膜層上的絕緣層以及位于所述絕緣層上的至少一個第一導電結構，所述絕緣層上設置有對應于所述第一導電結構的至少兩個第一過孔，所述第一導電結構通過所述第一過孔與所述柵線電連接。
[0008]本發明提供的陣列基板具有如上結構，由于第一導電結構通過至少兩個第一過孔與柵線電連接，使得第一導電結構與柵線并聯，這相當于為柵線并聯一個電阻，因而可減小柵線的電阻值，并且，根據電阻值與信號延時時間的關系式可知，電阻值與信號延遲時間呈正比，因而減小柵線的電阻值可減小柵線的信號延遲時間，使現有技術中部分無法正常顯示的像素單元正常顯示，與現有技術中無法正常顯示的像素單元的數量相比，本發明中無法正常顯示的像素單元的數量明顯減少，因而可改善顯示裝置不能正常顯示畫面的問題。
[0009]此外，本發明還提供了一種顯示裝置，該顯示裝置包括如上所述的陣列基板。由于顯示裝置包括陣列基板，因而顯示裝置具有陣列基板相對于現有技術所具有的優勢，在此不再贅述。
[0010]此外，本發明還提供了一種陣列基板的制作方法，所述制作方法包括:
[0011]形成柵金屬層，經過構圖工藝形成包括柵線的圖形；
[0012]在所述柵線所在膜層上形成絕緣層，經過構圖工藝在所述絕緣層上形成對應于第一導電結構的至少兩個第一過孔；
[0013]在所述絕緣層上形成第一導電層，經過構圖工藝形成包括所述第一導電結構的圖形，其中，所述第一導電結構通過所述第一過孔與所述柵線電連接。
[0014]由于上述陣列基板的制作方法與陣列基板相對于現有技術所具有的優勢相同，在此不再贅述。
【附圖說明】
[0015]為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0016]圖1為現有技術中陣列基板的平面結構圖；
[0017]圖2為本發明實施例提供的陣列基板的平面結構圖一；
[0018]圖3為圖2中沿C-C’方向的剖面圖；
[0019]圖4為本發明實施例提供的陣列基板的平面結構圖二；
[0020]圖5為本發明實施例提供的陣列基板的平面結構圖三；
[0021 ]圖6為本發明實施例提供的陣列基板的平面結構圖四；
[0022]圖7為本發明實施例提供的陣列基板的平面結構圖五；
[0023]圖8為圖7中沿D-D’方向的剖面圖；
[0024]圖9為本發明實施例提供的陣列基板的制作方法流程圖。
[0025]附圖標記說明:
[0026]1—柵線；2—數據線；3—像素單元；
[0027]4 一薄膜晶體管；5—絕緣層；6—第一導電結構；
[0028]7一第一過孔； 8一源極；9一漏極；
[0029]10 一有源層；11 一刻蝕阻擋層；12—第二過孔；
[0030]13 一第三過孔； 14 一鈍化層；15—第二導電結構；
[0031]16—第四過孔； 17—像素電極。
【具體實施方式】
[0032]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0033]實施例一
[0034]本發明實施例提供了一種陣列基板，如圖2和圖3所示，該陣列基板包括多條相互平行的柵線1，還包括位于多條柵線1所在膜層上的絕緣層5以及位于絕緣層5上的至少一個第一導電結構6，絕緣層5上設置有對應于第一導電結構6的至少兩個第一過孔7，第一導電結構6通過第一過孔7與柵線1電連接。
[0035]陣列基板工作時，由于第一導電結構6通過至少兩個第一過孔7與柵線1電連接，使得第一導電結構6與柵線1并聯，這相當于為柵線1并聯一個電阻，因而可減小柵線1的電阻值，并且，根據電阻值和信號延時時間的關系式可知，電阻值與信號延遲時間呈正比，因而減小柵線1的電阻值可減小柵線1的信號延遲時間。與現有技術中首個無法正常顯示的像素單元3在行中的位置(示例性地，圖1中A位置的像素單元3)相比，本發明中，由于可減小到達A位置的像素單元3的信號所經過的柵線1的電阻，從而減小信號延遲時間，使得當柵線1的驅動信號到達A位置的像素單元3時，數據線2的驅動信號恰好到達A位置的像素單元3，從而使得A位置的像素單元3可正常顯示畫面，因而與現有技術中無法正常顯示的像素單元3的數量相比，本發明中無法正常顯示的像素單元3的數量明顯減少，因而可改善顯示裝置