半導體器件結構及其制作方法
【技術領域】
[0001]本發明涉及一種半導體技術領域，特別是涉及一種半導體器件結構及其制作方法。
【背景技術】
[0002]隨著集成電路工藝的發展，為了降低層間介質層的介電常數，越來越多的使用低K材料(低介電常數材料)作為層間介質層。而低K材料通常具有差的粘附性和弱的機械強度。因此，在進行晶片劃片的過程中，容易在低K材料中出現裂紋。
[0003]如圖1所示，為現有的集成電路工藝中通常的金屬互連結構。其中，包括半導體襯底100，所述半導體襯底100包括芯片區51和虛擬圖形區53，以及位于所述芯片區51和虛擬圖形區53之間的密封環區52。
[0004]所述半導體襯底100的上方形成有金屬層，所述金屬層包括:層間介質層200和位于所述層間介質層中的金屬結構。所述芯片區51對應的半導體襯底100中形成有所述芯片的關鍵器件，在所述芯片區51上方對應金屬層中有金屬互連結構201、所述虛擬圖形區53上方對應金屬層中有虛擬圖形結構203和所述密封環區52上方對應金屬層中有密封環結構202。
[0005]另外，所述金屬層還包括鈍化層300和形成在所述鈍化層300中的焊墊400，所述焊墊400與所述金屬結構相連。
[0006]所述密封環結構202可以防止靜電對芯片區51的影響，并且可以避免機械切到芯片區51，以及防止水汽、或者其它污染性、腐蝕性的因子進入芯片區51.
[0007]如圖2所示，在切割晶片時，切割刀沿著位于虛擬圖形區53的切割道700切割晶片，使得晶片分離。而在上述結構中，切割產生的應力會使得位于切割道700邊緣的使用低K材料的層間介質層200中產生裂紋500。如圖中所示，所述裂紋500還很可以沿著金屬層中的使用低K材料的層間介質層200和鈍化層300等介電材料層傳播，最終傳播到所述芯片區51內，使得芯片內部產生裂紋甚至上下層分離，導致芯片失效。
【發明內容】
[0008]鑒于以上所述現有技術的缺點，本發明的目的在于提供一種半導體器件結構及其制作方法，用于解決現有技術中在切割晶片時切割產生的應力會使得位于切割道邊緣的低K材料層中產生裂紋的問題。
[0009]為實現上述目的及其他相關目的，本發明的技術方案提供一種半導體器件結構，所述半導體器件結構至少包括:
[0010]半導體襯底，所述半導體襯底的表面包括芯片區和虛擬圖形區，其中，所述虛擬圖形區中設置有切割道；
[0011]金屬層，所述金屬層形成在半導體襯底上，其中包括金屬互連結構、虛擬圖形結構和密封環結構；
[0012]所述金屬互連結構位于所述芯片區上方，包括接觸插塞和金屬布線結構，所述接觸插塞位于所述半導體襯底表面，所述金屬布線結構位于所接觸插塞上；
[0013]所述虛擬圖形結構位于所述虛擬圖形區上方，所述密封環結構位于所述芯片區和虛擬圖形區之間；
[0014]金屬柱，所述金屬柱形成在所述密封環結構和芯片區之間，或者形成在所述密封環結構和所述虛擬圖形區之間，且所述金屬柱的兩端至少延伸至與所述金屬布線結構齊平。
[0015]優選地，所述金屬層還包括層間介質層，所述金屬互連結構、虛擬圖形結構和密封環結構位于所述層間介質層中。
[0016]優選地，所述接觸插塞的材質為鎢，所述金屬布線結構的材質為銅。
[0017]優選地，所述金屬層還包括形成在所述層間介質層、金屬互連結構、虛擬圖形結構和密封環結構上的鈍化層和形成在所述鈍化層中的焊墊，所述焊墊與所述金屬互連結構相連，所述金屬柱的材質與所述焊墊的材質相同。
[0018]優選地，所述金屬柱上表面與所述焊墊的上表面齊平。
[0019]優選地，所述金屬柱的底部部分嵌入所述半導體襯底。
[0020]優選地,所述金屬柱的寬度為2.5 μ m?3.5 μ m。
[0021]優選地，所述層間介質層為低K材料層。
[0022]相應的，本發明的技術方案還提供了一種半導體器件的制作方法，所述半導體器件的制作方法至少包括:
[0023]提供半導體襯底，所述半導體襯底的表面包括芯片區和虛擬圖形區，其中，所述虛擬圖形區中設置有切割道；
[0024]在所述半導體襯底上形成金屬層，所述金屬層形成在半導體襯底上，其中包括層間介質層和位于所述層間介質層之中的金屬互連結構、虛擬圖形結構和密封環結構，且所述金屬互連結構位于所述芯片區上方，包括接觸插塞和金屬布線結構，所述接觸插塞位于所述半導體襯底表面，所述金屬布線結構位于所接觸插塞上，所述虛擬圖形結構位于所述虛擬圖形區上方，所述密封環結構位于所述芯片區和虛擬圖形區之間；
[0025]在所述金屬層上形成第一鈍化層；
[0026]利用光刻和刻蝕工藝刻蝕所述密封環結構和虛擬圖形結構之間的所述第一鈍化層和所述層間介質層，以形成貫穿所述第一鈍化層和所述層間介質層中的通孔，所述通孔的底部至少與所述金屬布線結構的底部齊平；
[0027]在所述通孔中填充金屬以形成金屬柱。
[0028]優選地，利用光刻和刻蝕工藝刻蝕所述密封環結構和虛擬圖形結構之間的所述第一鈍化層時候還包括在所述第一鈍化層中形成焊墊圖形的開口 ；在所述通孔中填充金屬的同時，還包括在所述焊墊圖形的開口中填充金屬。
[0029]優選地，在所述焊墊圖形的開口和所述通孔中填充的金屬為鋁。
[0030]優選地，在所述通孔和所述焊墊圖形的開口中填充金屬后還包括步驟:利用刻蝕工藝去除所述通孔和焊墊圖形的開口上方多余的金屬，以形成所述金屬柱和焊墊。
[0031]優選地，在利用刻蝕工藝去除所述通孔和焊墊圖形的開口上方多余的金屬的步驟之后還包括步驟:在所述第一鈍化層、所述金屬柱和所述焊墊的上方形成第二鈍化層。
[0032]優選地,所述通孔的寬度為2.5 μ m?3.5 μ m。
[0033]優選地，形成所述通孔的步驟中，還包括步驟:刻蝕所述通孔至暴露出所述半導體襯底；刻蝕所述通孔底部暴露的所述半導體襯底的部分厚度。
[0034]優選地，在所述半導體襯底上形成層間介質層的工藝為:在所述半導體襯底上形成低K材料層。
[0035]如上所述，本發明的半導體器件結構及其制作方法，具有以下有益效果:
[0036]本發明的技術方案中提供的半導體器件結構中，通過在所述密封環結構和金屬互連結構之間，或者在所述密封環結構和虛擬圖形結構之間設置金屬柱，所述金屬柱的兩端至少延伸至與所述金屬布線結構齊平，可以有效的阻擋裂縫進入到芯片區上的金屬互連結構中，從而能夠有效的防止在切割娃片的時候，切割產生的引力繞著金屬結構一直傳播，最終導致芯片分層失效，甚至脫離。
【附圖說明】
[0037]圖1至圖2顯示為現有技術中的半導體器件結構的示意圖。
[0038]圖3顯示為現有技術中提供的半導體器件結構的示意圖。
[0039]圖4至圖8顯示為本發明的實施例中提供的半導體器件結構的示意圖。
[0040]元件標號說明
[0041]100 半導體襯底
[0042]51 心片區
[0043]52 密封環區
[0044]53 虛擬圖形區
[0045]200 層間介質層
[0046]201 金屬互連結構
[0047]202 密封環結構
[0048]203 虛擬圖形結構
[0049]300 鈍化層
[0050]400 焊墊
[0051]500 裂紋
[0052]700 切割道
[0053]S1 ?S5 步驟
【具體實施方式】
[0054]以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節也可以基于不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。
[0055]請參閱圖3。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，遂圖式中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為復