半導體器件及其形成方法
【技術領域】
[0001]本發明涉及半導體制作領域，特別涉及一種半導體器件及其形成方法。
【背景技術】
[0002]功率場效應管主要包括垂直雙擴散場效應管(VDMOS，Vertical Double-DiffusedM0SFET)和橫向雙擴散場效應管(LDMOS，Lateral Double-Diffused M0SFET)兩種類型。其中，相較于垂直雙擴散場效應管(VDM0S)，橫向雙擴散場效應管(LDM0S)具有諸多優點，例如，后者具有更好的熱穩定性和頻率穩定性、更高的增益和耐久性、更低的反饋電容和熱阻，以及恒定的輸入阻抗和更簡單的偏流電路。
[0003]現有技術中，一種常規的N型橫向雙擴散場效應管(LDM0S晶體管)結構如圖1所示，包括:半導體襯底(圖中未示出)，位于半導體襯底中的P阱100 ;位于P阱100內的N型漂移區101 ;位于N型漂移區101中的淺溝槽隔離結構104，所述淺溝槽隔離結構104用于增長橫向雙擴散場效應管導通的路徑，以增大橫向雙擴散場效應管的擊穿電壓；位于N型漂移區101 —側的P阱100內的P型體區106 ;位于半導體襯底上的柵極結構105，所述柵極結構105橫跨所述P型體區106和N型漂移區101，并部分位于淺溝槽隔離結構104上，所述柵極結構105包括位于半導體襯底上的柵介質層、位于柵介質層上的柵電極、位于柵介質層和柵電極兩側側壁上的側墻；位于柵極結構105 —側的P型體區106內的源區102，和位于柵極機構105的另一側的N型漂移區101內的漏區103，源區102和漏區103的摻雜類型為N型。
[0004]但是現有的橫向雙擴散場效應管(LDM0S晶體管)的性能仍有待提高。
【發明內容】
[0005]本發明解決的問題是提高LDM0S器件的性能。
[0006]為解決上述問題，本發明提供一種半導體器件的形成方法，包括:提供半導體襯底，所述半導體襯底包括LDM0S區域和邏輯區域；在所述LDM0S區域的半導體襯底中形成第一淺溝槽隔離結構，所述第一淺溝槽隔離結構頂部表面高于半導體襯底的表面；在LDM0S區域的半導體襯底內形成漂移區，所述漂移區包圍所述第一淺溝槽隔離結構，且漂移區的深度大于第一淺溝槽隔離結構的深度；在漂移區一側的LDM0S區域的半導體襯底內形成第一體區，第一體區與漂移區的摻雜類型相反；在邏輯區域的半導體襯底內形成的第二體區；在LDM0S區域的半導體襯底上形成第一柵極結構，所述第一柵極結構橫跨覆蓋部分所述體區、半導體襯底、漂移區和第一淺溝槽隔離結構的表面；在所述第二體區的表面上形成第二柵極結構；在第一柵極結構一側的漂移區內形成第一漏區，在第一柵極結構另一側的第一體區內形成第一源區；在第二柵極結構一側的第二體區內形成第二漏區，在第二柵極結構另一側的第二體區內形成第二源區。
[0007]可選的，所述LDM0S區域的半導體襯底內還形成有第二淺溝槽隔離結構，邏輯區域的半導體襯底內還形成有第三淺溝槽隔離結構，第二淺溝槽隔離結構和第三淺溝槽隔離結構的表面與半導體襯底的表面齊平，所述第一體區包圍所述第二淺溝槽隔離結構，第二體區包圍所述第三淺溝槽隔離結構。
[0008]可選的，所述第一淺溝槽隔離結構、第二淺溝槽隔離結構、第三淺溝槽隔離結構的形成過程為:在所述半導體襯底上形成第一掩膜層，所述第一掩膜層中具有暴露出LDM0S區域的半導體襯底表面的第一開口和第二開口、以及暴露出邏輯區域的半導體襯底表面的第三開口 ；沿第一開口、第二開口和第三開口刻蝕所述半導體襯底，在半導體襯底中分別形成第一溝槽、第二溝槽和第三溝槽；在第一開口、第一溝槽、第二開口、第二溝槽、第三開口和第三溝槽中填充滿隔離材料；在第一開口中的隔離材料表面上形成第二掩膜層；回刻蝕去除第二開口和第三開口中的隔離材料，在第二溝槽中形成第二淺溝槽隔離結構，在第三溝槽中形成第三淺溝槽隔離結構；去除所述第二掩膜層和第一掩膜層，在第一溝槽中形成第一淺溝槽隔離結構，第一淺溝槽隔離結構的表面高于半導體襯底的表面。
[0009]可選的，所述隔離材料為氧化硅。
[0010]可選的，所述第一源區位于第二淺溝槽隔離結構和第一柵極結構之間的第一體區內，所述第二源區位于第三淺溝槽隔離結構和第二柵極結構之間的第二體區內。
[0011 ] 可選的，在第二淺溝槽隔離結構的遠離第一源區一側的第一體區內形成第一摻雜區，第一摻雜區的摻雜類型與第一體區的摻雜類型相同，在第三淺溝槽隔離結構的遠離第二源區一側的第二體區內形成第二摻雜區，所述第二摻雜區的摻雜類型與第二體區的摻雜類型相同。
[0012]可選的，所述第一淺溝槽隔離結構高于半導體襯底表面的部分的厚度為第一淺溝槽隔離結構的總厚度的1/3?1/2。
[0013]可選的，所述半導體襯底為P型襯底，第一體區和第二體區的摻雜類型為P型，漂移區、第一漏區、第一源區、第二源區和第二漏區的摻雜類型為N型。
[0014]可選的，所述半導體襯底為N型襯底，第一體區和第二體區的摻雜類型為N型，漂移區、第一漏區、第一源區、第二源區和第二漏區的摻雜類型為P型。
[0015]本發明還提供了一種半導體器件的形成方法，包括:提供半導體襯底，在所述半導體襯底中形成第一淺溝槽隔離結構，所述第一淺溝槽隔離結構頂部表面高于半導體襯底的表面；在半導體襯底內形成漂移區，所述漂移區包圍所述第一淺溝槽隔離結構，且漂移區的深度大于第一淺溝槽隔離結構的深度；在漂移區一側的半導體襯底內形成第一體區，第一體區與漂移區的摻雜類型相反；在半導體襯底上形成第一柵極結構，所述第一柵極結構橫跨覆蓋部分所述體區、半導體襯底、漂移區和第一淺溝槽隔離結構的表面；在第一柵極結構一側的漂移區內形成第一漏區，在第一柵極結構另一側的第一體區內形成第一源區。
[0016]可選的，所述半導體襯底內還形成有第二淺溝槽隔離結構，第二淺溝槽隔離結構和第三淺溝槽隔離結構的表面與半導體襯底的表面齊平，所述第一體區包圍所述第二淺溝槽隔離結構。
[0017]可選的，所述第一淺溝槽隔離結構和第二淺溝槽隔離結構的形成過程為:在所述半導體襯底上形成第一掩膜層，所述第一掩膜層中具有暴露出半導體襯底表面的第一開口和第二開口 ；沿第一開口和第二開口刻蝕所述半導體襯底，分別形成第一溝槽和第二溝槽；在第一開口、第一溝槽、第二開口、第二溝槽填充滿隔離材料；在第一開口中的隔離材料表面上形成第二掩膜層；回刻蝕去除第二開口中的隔離材料，在第二溝槽中形成第二淺溝槽隔離結構；去除所述第二掩膜層和第一掩膜層，在第一溝槽中形成第一淺溝槽隔離結構，第一淺溝槽隔離結構的表面高于半導體襯底的表面。
[0018]可選的，所述隔離材料為氧化硅。
[0019]可選的，所述第一淺溝槽隔離結構高于半導體襯底表面的部分的厚度為第一淺溝槽隔離結構的總厚度的1/3?1/2。
[0020]本發明還提供了一種半導體器件，包括:半導體襯底，所述半導體襯底包括LDM0S區域和邏輯區域；位于LDM0S區域的半導體襯底中的第一淺溝槽隔離結構，所述第一淺溝槽隔離結構頂部表面高于半導體襯底的表面；位于LDM0S區域的半導體襯底內的漂移區，所述漂移區包圍所述第一淺溝槽隔離結構，且漂移區的深度大于第一淺溝槽隔離結構的深度；位于漂移區一側的LDM0S區域的半導體襯底內的第一體區，第一體區與漂移區的摻雜類型相反；位于邏輯區域的半導體襯底內的第二體區；位于LDM0S區域的半導體襯底上的第一柵極結構，所述第一柵極結構橫跨覆蓋部分所述體區、半導體襯底、漂移區和第一淺溝槽隔離結構的表面；位于所述第二體區的表面上的第二柵極結構；位于第一柵極結構一側的漂移區內的第一漏區，位于第一柵極結構另一側的第一體區內的第一源區；位于第二柵極結構一側的第二體區內的第二漏區，位于第二柵極結構另一側的第二體區內的第二源區。
[0021]可選的，所述第一淺溝槽隔離結構高于半導體襯底表面的部分的厚度為第一淺溝槽隔離結構的總厚度的1/3?1/2。
[0022]可選的，所述第一淺溝槽隔離結構的材料為氧化硅。
[0023]可選的，所述半導體襯底為P型襯底，第一體區和第二體區的摻雜類型為P型，漂移區、第一漏區、第一源區、第二源區和第二漏區的摻雜類型為N型。
[0024]可選的，所述半導體襯底為N型襯底，第一體區和第二體區的摻雜類型為N型，漂移區、第一漏區、第一源區、第二源區和第二漏區的摻雜類型為P型。
[0025]本發明還提供了一種半導體器件，包括:半導體襯底，位于所述半導體襯底中的第一淺溝槽隔離結構，所述第一淺溝槽隔離結構頂部表面高于半導體襯底的表面；位于所述半導體襯底內的漂移區，所述漂移區包圍所述第一淺溝槽隔離結構，且漂移區的深度大于第一淺溝槽隔離結構的深度；位于漂移區一側的半導體襯底內的第一體區，第一體區與漂移區的摻雜類型相反；位于半導體襯底上的第一柵極結構，所述第一柵極結構橫跨覆蓋部分所述體區、半導體襯底、漂移區和第一淺溝槽隔離結構的表面；位于第一柵極結構一側的漂移區內的第一漏區，位于第一柵極結構另一側的第一體區內的第一源區。
[0026]與現有技術相比，本發明的技術方案具有以下優點:
[0027]