三維相變存儲器存儲單元的制備方法
【技術領域】
[0001]本發明涉及半導體制備領域，尤其涉及一種三維相變存儲器存儲單元的制備方法。
【背景技術】
[0002]NAND型閃存已經成為目前主流的非易失存儲技術，廣泛應用于數據中心、個人電腦、手機、智能終端、消費電子等各個領域，而且仍然呈現需求不斷增長的局面。NAND型閃存的制造工藝也應經發展到了 16nm，從二維的制造工藝向三維的制造工藝轉化。三星公司已經宣布了 128Gb 24個單元堆疊的三維NAND芯片的商業化生產。但NAND閃存隨著工藝節點的不斷演進，密度的不斷提高，單個比特的存儲成本在不斷降低。但是隨著存儲密度的不斷提高NAND閃存單元的存儲性能越來越差，例如數據保持力，疲勞等。此外NAND型閃存的工作原理決定了在其存儲的數據進行擦除時需要ms量級的時間，不能滿足高性能存儲系統的需求。
[0003]相變存儲器是一種新興的非易失性存儲器技術，它是通過電脈沖使相變材料在有序的晶態(電阻低)和無序的非晶態(電阻高)進行快速的轉化從而實現數據的存儲。相變存儲器具有非易失性，速度快，更容易縮小到較小尺寸，可靠性高等特點，很可能是閃存技術的替代者。但目前已經商用的相變存儲器技術是基于二維(2D)工藝的技術，主要用于替代N0R型閃存。雖然器件性能較閃存有很大提升，但是芯片成本與NAND型閃存，特別是三維(3D)NAND閃存存在較大差距。
【發明內容】
[0004]針對現有技術中相變存儲器所存在的問題，本發明提供了三維相變存儲器存儲單元的制備方法，使得相變材料損傷小，成本降低。
[0005]本發明采用如下技術方案:
[0006]—種三維相變存儲器存儲單元的制備方法，所述方法包括:
[0007]提供一襯底，于所述襯底上制備貫穿第一絕緣層的若干金屬字線，并繼續在所述金屬字線之上制備輔助層；
[0008]于所述輔助層之上沉積多晶硅層，并對所述多晶硅層進行第一類型離子注入后，去除部分所述多晶硅層至所述第一絕緣層的上表面，并保留位于所述金屬子線之上的所述多晶硅層和所述輔助層，形成多個存儲單元；
[0009]制備第二絕緣層覆蓋第一絕緣層暴露的表面，并將保留的所述多晶硅層的上表面予以暴露；
[0010]對保留的多晶硅層進行第二類型離子注入，以在該保留的多晶硅層中形成選通二極管的PN結；
[0011 ] 其中，重復上述工藝以制備可堆疊的選通二極管。
[0012]優選的，所述方法中，沉積所述第二絕緣層后進行化學機械拋光平坦化工藝，以使所述多晶娃層曝露。
[0013]優選的，所述方法還包括:
[0014]對所述選通二極管制備接觸孔，以將所述多個存儲單元引出。
[0015]優選的，所述方法還包括:
[0016]沉積一第三絕緣層覆蓋所述多晶硅層，對所述第三絕緣層進行光刻、刻蝕，在兩根相鄰的沿陣列字線之間形成凹槽；其中
[0017]所述形成凹槽底部的刻蝕停止于所述多晶硅層，所述凹槽的左右兩側以所述選通二極管的中心線為界。
[0018]優選的，所述方法還包括:
[0019]沉積一第三絕緣層覆蓋所述多晶硅層，對所述第三絕緣層進行光刻、刻蝕，在兩根相鄰的沿陣列字線之間形成凹槽；其中
[0020]所述形成凹槽底部的刻蝕停止于所述接觸孔，所述凹槽的左右兩側以所述選通二極管的中心線為界。
[0021 ] 優選的，所述方法還包括:
[0022]于所述第三絕緣層上沉積電極層材料，并將兩根相鄰的沿陣列字線之間的所述電極層材料斷開。
[0023]優選的，所述方法中，采用光刻和刻蝕的方法將兩根相鄰的沿陣列字線之間的電極層材料刻斷。
[0024]優選的，所述方法還包括:
[0025]在兩根相鄰的沿陣列字線之間填充絕緣材料，并將殘留的水平方向上的所述電極層材料去除。
[0026]優選的，所述方法還包括:
[0027]于所述第三絕緣層上沉積相變材料層，并對所述相變材料層進行光刻、刻蝕以形成沿陣列位線方向的相變材料圖形。
[0028]優選的，所述方法還包括:
[0029]制備所述相變材料層的包覆層，并對所述包覆層進行平坦化工藝后制備接觸電極，以實現所述接觸電極與所述相變材料層的電性連接。
[0030]優選的，所述方法還包括:
[0031]再次沉積金屬層，以實現重復制備可堆疊的三維相變存儲器存儲單元。
[0032]本發明的有益效果是:
[0033]本發明中的三維相變存儲器存儲單元的結構及其制備方法，包括采用金屬誘導晶化的方法制備多晶硅選通二極管，相變存儲單元加熱電極采用對稱L型刀片結構，相變材料采用平面長條形。此結構可以實現相變存儲陣列的3D堆疊，L型刀片電極可減小相變存儲單元的操作電流。制備工藝具有溫度低，具有對相變材料損傷小，成本低的特點。
【附圖說明】
[0034]圖la-圖16a為本發明三維相變存儲器存儲單元沿陣列字線方向的截面圖；
[0035]圖lb-圖16b為本發明三維相變存儲器存儲單元沿陣列位線方向的截面圖。
【具體實施方式】
[0036]需要說明的是，在不沖突的情況下，下述技術方案，技術特征之間可以相互組合。
[0037]下面結合附圖對本發明的【具體實施方式】作進一步的說明:
[0038]為了使相變存儲技術在成本上更具有優勢，進一步提升存儲密度，Intel和Micron聯合開發了基于0TS選通管的3D堆疊相變存儲技術。Hynix在金屬層之上制備多晶硅二極管作為選通器件以實現相變存儲單元的堆疊。如何制備可堆疊的選通器件是3D相變存儲技術的關鍵。0TS是一種新的合金材料，如何低成本的實現與CMOS工藝的集成是一個難題，此外在先進CMOS工藝制程40nm/28nm/14nm，中更加難以實現集成。
[0039]圖la-圖16a是沿陣列字線(WL)方向的截面圖，圖lb-圖16b是陣列位線(BL)方向的截面圖。本實施例中省略了很多標準CMOS工藝的步驟，主要強調如何在CMOS邏輯工藝中制備三維相變存儲器存儲單元。其中1是起始硅晶圓，其包括已經制備好的CMOS電路區域，雙極型晶體管電路區域，二極管電路區域等。2是絕緣層，3是字線金屬層，4是結晶生長輔助層，5是多晶硅層，5 '是第一種離子注入后的多晶硅層，5 "是第二種離子注入后的多晶娃層，6是絕緣層，7是接觸孔層，8是絕緣層，9是電極層，10是相變材料層，11是相變材料包覆層，12是上電極層，3 '是第二層字線金屬層。
[0040]本實施例提出了一種三維相變存儲器存儲單元的結構及其制備方法【具體實施方式】包括以下步驟。
[0041]步驟一:選用已經制備好CMOS電路區域，雙極型晶體管電路區域，二極管電路區域等功能區域的單晶硅晶圓作為起始襯底1，可以只包括器件層，沒有互聯層，也可以包括部分互聯層。在起始襯底1上制備金屬字線3，如圖la-lb所示，字線之間的隔離采用材料2，可以是氧化物、氮化物或二者的結合。即在襯底1之上沉積一層隔離材料并覆蓋該襯底1，之后去除部分隔離材料2，形成凹槽，再在這些凹槽上制備金屬字線3，金屬字線3材料為金屬材料，優選招，厚度在5nm?500nm。此金屬層也可用于外圍CMOS電路的互連。
[0042]步驟二:在步驟一制備好的材料結構基礎上，沉積一層結晶生長輔助層材料4，如圖2a-2b所示，沉積方法可以是物理沉積(PVD)，化學氣相沉積(CVD或PECVD)，原子層沉積(ALD)等，材料4優選采用氮化娃(SiNx)，厚度在5nm?100nm。
[0043]步驟三:沉積完結晶生長輔助層材料4之后再沉積一層多晶硅層5，厚度在20nm ?500nm，如圖 3a_3b 所不。