超結器件及其制造方法
【技術領域】
[0001]本發明涉及半導體集成電路制造領域，特別是涉及一種超結(super junct1n)器件；本發明還涉及一種超結器件的制造方法。
【背景技術】
[0002]超結結構就是交替排列的N型柱和P型柱組成結構。如果用超結結構來取代垂直雙擴散 M0S 晶體管(Vertical Double-diffused Metal-Oxide-Semiconductor, VDM0S)器件中的N型漂移區，在導通狀態下通過N型柱提供導通通路，導通時P型柱不提供導通通路；在截止狀態下由PN立柱共同承受反偏電壓，就形成了超結金屬-氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)。超結 MOSFET能在反向擊穿電壓與傳統的VDM0S器件一致的情況下，通過使用低電阻率的外延層，而使器件的導通電阻大幅降低。
[0003]現有超結結構，都包含電荷流動區、橫向承受反向偏置電壓的終端區和處于電荷流動區和終端區之間的過渡區，終端區環繞于所述電荷流動區的外周。超結器件由電荷流動區中的重復排列的器件元胞組成，器件元胞包括由一個N型柱3和一個P型柱4組成的超結單元以及在超結單元頂部形成的超結器件單元組成。如圖1所示，是現有超結MOSFET器件的剖面圖；以平面柵超結N型MOSFET器件為例，器件元胞結構為:
[0004]在N型重摻雜的娃襯底1上形成有N型外延層31，在N型外延層31中形成有N型柱3和P型柱4。
[0005]在P型柱4的頂部形成有P阱7，在P阱7中形成有N+區組成的源區8和由P+區組成的P阱引出區9，在P阱7的表面形成有柵介質層如柵氧化層5和多晶硅柵6。
[0006]還包括:層間膜10，接觸孔11，正面金屬層12，正面金屬層12圖形化后分別引出源極和柵極。在硅襯底1的背面形成有背面金屬層13，背面金屬層13引出漏極。
[0007]由于硅襯底1為重摻雜，N型外延層31為輕摻雜，在二者交界處形成有濃度過渡的區域。
[0008]圖1中E1E2界面為減薄后的硅襯底1的底部表面，界面D1D2為硅襯底1的頂部表面，界面C1C2為超結結構的底部界面，界面M1M2為N型外延層31的頂部表面。界面E1E2和界面D1D2之間的厚度為T00，界面E1E2和界面M1M2之間的厚度為T10，界面C1C2和界面M1M2之間的厚度為T20，界面D1D2和界面C1C2之間的厚度為T30。
[0009]如圖1所示的現有器件中，電流流動區由P型柱4和N型柱3形成，P型柱4和N型柱3交替排列，在反向偏置時在較低電壓下互相耗盡，如果P型柱和N型柱能完成耗盡，那么器件的反向擊穿電壓可以與N型雜質的濃度無關，從而可以采用很高濃度或說很低電阻率的N型雜質得到很高的電壓，例如現在可以采用1歐姆?厘米的N型柱和P型柱構成電流流動區，實現高達600伏或700伏的擊穿電壓，器件的導通電阻小于普通VDM0S的1/10。
[0010]為了得到最高的擊穿電壓，P型柱和N型柱的電荷要完全平衡，如果假設Wp，Wn分布是P型柱和N型柱的寬度，p η和p p分別是Ρ型柱和Ν型柱的雜質濃度，那么理想情況下，Wp p pO = Wn p nO，在實際制作過程中，由于工藝有一定的變化，特別是在P型柱的雜質總量多于N型雜質的雜質總量時，器件的抗電流沖擊能力得到提高，而且器件的擊穿電壓與P型雜質總量和N型雜質總量的偏差的依賴關系得到改善，因此實際器件中很多都采用P型雜質總量大于等于N型雜質總量。
[0011 ] 由圖1可以看出，在器件從導通狀態變成反向截止狀態的過程中，由于相鄰P型柱4和N型柱3的進行橫向耗盡，并在某一電壓下將N型柱3的部分或全部完全耗盡，此時器件的柵漏電容Cgd變成非常小，Cgd是柵氧化層Cox和硅電容Csi的串聯而成。如圖2所示，是現有超結MOSFET器件的源漏電壓和柵漏電容曲線；在現有超結器件中，各N型柱3的尺寸相同，各P型柱4的尺寸也相同，所以超結單元的尺寸都相同，這樣各超結單元會在相同的源漏電壓下被耗盡，各超結單元耗盡后的寬度也相同故電容也相同。由曲線301可知，超結單元在Vds 1處有一個電容Cgd的最小值CpO，由于各超結單元都相同，所以整個超結器件的在Vdsl處會出現一個最小值。
[0012]由于dv/dt = igp/Cgd(vd)，其中，Vd表示漏極電壓，一般源極接地，Vd也為源漏電壓Vds ；Cgd(Vd)表示柵漏電容Cgd為Vd的函數即Cgd的取值會隨Vd變化，igp表示柵極電流，dv/dt表示漏極電壓即Vd的變化；可知，當Vd將N型柱3的部分或全部完全耗盡而使Cgd變成非常小時，在該電壓下dv/dt會變得非常大，從而導致使用器件的電路或系統出現很大的電磁干擾，影響電路和系統的正常工作；這一情況在從高壓反向截止狀態到導通狀態的變化過程中同樣存在。這種在開關過程中過高的dv/dt，除了造成應用中的回路的震蕩，還可能造成應用系統的過大的電流和電壓過沖，造成電路損壞。
【發明內容】
[0013]本發明所要解決的技術問題是提供一種超結器件，能提高超結結構的電容最小值，減小開關中的電壓劇烈變化，改善電路和系統的電磁干擾性能，使器件易于使用。為此，本發明還提供一種超結器件的制造方法。
[0014]為解決上述技術問題，本發明提供的超結器件的中間區域為電荷流動區，終端區環繞于所述電荷流動區的外周，過渡區位于所述電荷流動區和所述終端區之間。
[0015]電荷流動區包括由多個交替排列的N型柱和P型柱組成的超結結構；每一所述N型柱和其鄰近的所述P型柱組成一個超結單元；所述N型柱的寬度包括兩個以上，所述P型柱和其鄰近的所述N型柱的電荷平衡。
[0016]不同寬度的所述N型柱被完全耗盡所需的反向電壓不同，使不同寬度的所述N型柱組成的超結單元的電容最小值所對應的反向電壓不同，通過將所述N型柱的寬度設置為兩個以上使各所述超結單元取電容最小值時的反向電壓互相錯開，從而使得在任意反向電壓下都有電容大于電容最小值的所述超結單元，使得所述電荷流動區的所述超結結構的整體電容最小值增加并大于各所述超結單元的電容最小值的疊加。
[0017]進一步的改進是，寬度越小的所述N型柱越靠近所述電荷流動區的中間區域，寬度越大的所述N型柱越靠近所述電荷流動區的外周。
[0018]進一步的改進是，相同寬度的所述N型柱的超結單元相互鄰接形成超結單元段，每一種寬度的所述N型柱至少包括3個。
[0019]進一步的改進是，兩個相鄰的所述超結單元段的結合處設置有一個過渡N型柱，所述過渡N型柱的寬度介于兩個相鄰的所述超結單元段的兩種所述N型柱的寬度之間，以提高兩個相鄰的所述超結單元段的結合處的所述P型柱和所述N型柱之間的電荷平衡。
[0020]進一步的改進是，寬度越大的所述N型柱越靠近所述電荷流動區的中間區域，寬度越小的所述N型柱越靠近所述電荷流動區的外周。
[0021]進一步的改進是，所述電荷流動區的最外側的所述超結單元段的N型柱和P型柱交替排列結構一直向外延伸到所述過渡區中。
[0022]進一步的改進是，所述終端區的最外端的一個以上的P型柱的寬度小于所述電荷流動區的任一 P型柱的寬度、且所述終端區的最外端的一個以上的P型柱的深度小于所述電荷流動區的任一 P型柱的深度。
[0023]進一步的改進是，從所述電荷流動區的一側到另一側的排列方向上，所述N型柱的寬度按相同的變化尺寸逐步變小；或者從所述電荷流動區的一側到另一側的排列方向上，所述N型柱的寬度按相同的變化尺寸逐步變大。
[0024]進一步的改進是，所述超結器件為超結M0SFET，所述超結MOSFET為平面柵超結MOSFET或溝槽柵超結MOSFET。
[0025]為解決上述技術問題，本發明提供的超結器件的制造方法包括如下步驟:
[0026]步驟一、在N型外延層上淀積介質膜，利用光刻和刻蝕工藝在介質膜上開口，在所述N型外延層中刻蝕出多個溝槽。
[0027]所述溝槽位于超結器件的電荷流動區、過渡區和終端區，所述超結器件的中間區域為所述電荷流動區，所述終端區環繞于所述電荷流動區的外周，所述過渡區位于所述電荷流動區和所述終端區之間。
[0028]由相鄰的所述溝槽之間的所述N型外延層組成N型柱，通過光刻工藝定義所述N型柱的尺寸。
[0029]步驟二、在所述溝槽中分多次填充P型硅并將所述溝槽填滿。
[0030]步驟三、去除位于所述溝槽外部的所述介質膜表面上和位于所述溝槽區域的所述N型外延層上表面之上的P型硅，由填充于所述溝槽中所述P型硅組成P型柱。
[0031]所述電荷流動區包括由多個交替排列的N型柱和P型柱組成的超結結構；每一所述N型柱和其鄰近的所述P型柱組成一個超結單元；所述N型柱的寬度包括兩個以上，所述P型柱和其鄰近的所述N型柱的電荷平衡。
[0032]不同寬度的所述N型柱被完全耗盡所需的反向電壓不同，使不同寬度的所述N型柱組成的超結單元的電容最小值所對應的反向電壓不同，通過將所述N型柱的寬度設置為兩個以上使各所述超結單元取電容最小值時的反向電壓互相錯開，從而使得在任意反向電壓下都有電容大于電容最小值的所述超結單元，使得所述電荷流動區的所述超結結構的整體電容最小值增加并大于各所述超結單元的電容最小值的疊加。
[0033]進一步的改進是，所述超結器件為平面柵超結M0SFET，
[0034]步驟一中所述N型外延層通過外延生長工藝形成于N型重摻雜的硅襯底之上，在步驟三之后還包括如下步驟:
[0035]步驟四、在各所述P型柱的頂部形成P阱，各所述P阱還延伸到部分所述N型柱頂部。
[0036]步驟五、依次淀積柵介質層和多晶硅柵，采用光刻刻蝕工藝依次對所述多晶硅柵和所述柵介質層進行刻蝕，由刻蝕后的所述柵介質層和所述多晶硅柵組成所述平面柵超結MOSFET器件的柵極結構；所述多晶硅柵從頂部覆蓋所述N型柱和部分所述P阱、且被所述多晶硅柵所覆蓋的所述P阱用于形成橫向溝道。
[0037]步驟六、進行N+離子注入形成源區；所述源區形成于所述P阱頂部并和所述多晶娃柵自對準。
[0038]步驟七、在形成了所述源區的所述硅襯底正面形成層間膜。