一種半導體器件及其制造方法、電子裝置的制造方法
【技術領域】
[0001]本發明涉及半導體制造工藝，具體而言涉及一種半導體器件及其制造方法、電子
目-Ο
【背景技術】
[0002]在下一代集成電路的制造工藝中，對于互補金屬氧化物半導體(CMOS)的柵極的制作，通常采用后柵極(gate-last)工藝。典型的后柵極工藝的過程包括:首先，在半導體襯底上形成偽柵極結構，所述偽柵極結構通常由自下而上層疊的界面層、高k介電層、覆蓋層(capping layer)和犧牲柵電極層構成；然后，在偽柵極結構的兩側形成柵極間隙壁結構，在半導體襯底上形成層間介電層并實施化學機械研磨直至露出偽柵極結構的頂部，之后去除偽柵極結構中的犧牲柵電極層；接著，在留下的溝槽內依次沉積功函數金屬層(workfunct1n metal layer)、阻擋層(barrier layer)和浸潤層(wetting layer);最后進行金屬柵(通常為鋁)的填充。采用上述工藝制作的晶體管結構通常稱為高k介電層/金屬柵晶體管。
[0003]對于CMOS而言，現有技術通常是先去除位于PM0S部分的偽柵極結構中的犧牲柵電極層，采用沉積工藝在留下的溝槽內形成上述各層材料，包括原子層沉積(ALD)、化學氣相沉積(CVD)和物理氣相沉積(PVD)等，之后，實施化學機械研磨直至露出層間介電層的頂部，再去除位于NM0S部分的偽柵極結構中的犧牲柵電極層，采用沉積工藝在留下的另一溝槽內形成上述各層材料，之后，實施另一化學機械研磨直至露出層間介電層的頂部。在實施第一次化學機械研磨直至露出層間介電層的頂部的過程中，位于NM0S部分的偽柵極結構中的犧牲柵電極層的上部受到一定程度的損傷，進而影響晶片表面的形貌，影響后續在NM0S部分形成金屬柵的實施。
[0004]因此，需要提出一種方法，以解決上述問題。
【發明內容】
[0005]針對現有技術的不足，本發明提供一種半導體器件的制造方法，包括:提供具有第一晶體管區和第二晶體管區的半導體襯底，在所述半導體襯底上形成有包括依次層疊的高k介電層、覆蓋層和犧牲柵電極層的偽柵極結構；在所述半導體襯底上形成層間介電層，以填充所述偽柵極結構之間的間隙；沉積犧牲層，以作為后續在所述偽柵極結構的頂部形成硅化物保護層的前體材料；執行退火，以在所述偽柵極結構的頂部形成硅化物保護層；去除所述硅化物保護層以及所述偽柵極結構中的犧牲柵電極層，得到柵溝槽；沉積金屬柵極材料層，以完全填充所述柵溝槽。
[0006]在一個示例中，所述犧牲層由依次層疊的金屬層和金屬氮化物層構成，所述金屬層和所述金屬氮化物層的厚度均為20埃-200埃。
[0007]在一個示例中，所述金屬層的構成材料為鈦，所述金屬氮化物層的構成材料為氮化鈦。
[0008]在一個示例中，所述退火為快速熱退火，所述快速熱退火的溫度為200°C -500°C。
[0009]在一個示例中，所述第一晶體管區為PM0S區，所述第二晶體管區為NM0S區，或者，所述第一晶體管區為NM0S區，所述第二晶體管區為PM0S區。
[0010]在一個示例中，所述硅化物保護層以及犧牲柵電極層的去除和所述金屬柵極材料層的沉積包括以下步驟:先去除位于所述第一晶體管區的硅化物保護層以及犧牲柵電極層，在留下的第一柵溝槽內沉積第一金屬柵極材料層；再去除位于所述第二晶體管區的硅化物保護層以及犧牲柵電極層，在留下的第二柵溝槽內沉積第二金屬柵極材料層。
[0011]在一個示例中，在所述半導體襯底上形成層間介電層以填充所述偽柵極結構之間的間隙的步驟包括:先在所述半導體襯底上形成覆蓋所述偽柵極結構的所述層間介電層，再執行第一化學機械研磨，直至露出所述偽柵極結構的頂部；沉積所述金屬柵極材料層之前，還包括在所述柵溝槽的側壁和底部依次形成功函數設定金屬層、阻擋層和浸潤層的步驟；沉積所述金屬柵極材料層之后，還包括執行第二化學機械研磨的步驟，直至露出所述層間介電層的頂部。
[0012]在一個示例中，在所述高k介電層和所述半導體襯底之間形成有界面層，在所述偽柵極結構的兩側形成有側壁結構，在所述側壁結構兩側的半導體襯底中形成有源/漏區，在所述源/漏區的頂部形成有自對準硅化物。
[0013]在一個實施例中，本發明還提供一種采用上述方法制造的半導體器件。
[0014]在一個實施例中，本發明還提供一種電子裝置，所述電子裝置包括所述半導體器件。
[0015]根據本發明，可以在先去除位于第一晶體管區(第二晶體管區)的偽柵極結構中的犧牲柵電極層的過程中，避免位于第二晶體管區(第一晶體管區)的偽柵極結構中的犧牲柵電極層的頂部受到損傷。
【附圖說明】
[0016]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。
[0017]附圖中:
[0018]圖1A-圖1H為根據本發明示例性實施例一的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0019]圖2為根據本發明示例性實施例一的方法依次實施的步驟的流程圖。
【具體實施方式】
[0020]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0021]為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的半導體器件及其制造方法、電子裝置。顯然，本發明的施行并不限定于半導體領域的技術人員所熟習的特殊細節。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0022]應當理解的是，當在本說明書中使用術語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0023][示例性實施例一]
[0024]參照圖1A-圖1H，其中示出了根據本發明示例性實施例一的方法依次實施的步驟所分別獲得的器件的示意性剖面圖。
[0025]首先，如圖1A所示，提供半導體襯底100，半導體襯底100的構成材料可以采用未摻雜的單晶硅、摻雜有雜質的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實施例中，半導體襯底100選用單晶硅材料構成。在半導體襯底100中形成有隔離結構101，作為示例，隔離結構101為淺溝槽隔離(STI)結構或者局部氧化硅(L0C0S)隔離結構。隔離結構101將半導體襯底100分為不同的晶體管區，作為示例，在本實施例中，隔離結構101將半導體襯底100分為PM0S區和NM0S區。在半導體襯底100中還形成有各種阱(well)結構，為了簡化，圖示中予以省略。
[0026]在半導體襯底100上形成有偽柵極結構102，作為一個示例，偽柵極結構102可包括依次層疊的高k介電層102a、覆蓋層102b和犧牲柵電極層102c。高k介電層102a的k值(介電常數)通常為3.9以上，其構成材料可以為氧化鉿、氧化鉿硅、氮氧化鉿硅、氧化鑭、氧化錯、氧化錯娃、氧化鈦、氧化鉭、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化招等，特別優選的是氧化鉿、氧化鋯和氧化鋁。覆蓋層102b可以抑制后續形成的金屬柵極結構中的金屬柵極材料(通常為鋁)向高k介電層102a中的擴散，其構成材料可包括氮化鈦和氮化鉭。犧牲柵電極層102c的材料可包括多晶硅。作為另一個示例，在高k介電層102a和半導體襯底100之間還形成有界面層，為了簡化，圖示中予以省略。界面層可以改善高k介電層102a與半導體襯底100之間的界面特性，其構成材料可包括硅氧化物(S1x)。形成以上各層可以采用本領域技術人員所熟習的各種適宜的工藝技術，例如采用熱氧化工藝形成界面層，米用化學氣相沉積工藝形成高k介電層102a和犧牲柵電極層102c,米用物理氣相沉積工藝、化學氣相沉積工藝或原子層沉積工藝形成覆蓋層102b。
[0027]此外，作為示例，在偽柵極結構102的兩側形成有側壁結構103，其中，側壁結構103至少包括氧化物層和/或氮化物層。形成側壁結構103的方法為本領域技術人員所公知，在此不再加以贅述。
[0028]在側壁結構103兩側的半導體襯底100中形成有源/漏區，在所述源/漏區的頂部形成有自對準硅化物，為了簡化，圖示中予以省略。需要說明的是，也可以選擇在PM0S區和NM0S區分別形成第一金屬柵極結構和第二金屬柵極結構之后，再在形成于半導體襯底100上的層間介電層中形成接觸孔之后于所述接觸孔的底部形成所述自對準硅化物。
[0029]接著，如圖1B所示，在半導體襯底100上形成層間介電層105，覆蓋偽柵極結構102和側壁結構103。然后，執行化學機械研磨，直至露出偽柵極結構102的頂部。在形成層間介電層105之前，還可以在半導體襯底100上形成接觸孔蝕刻停止層104，覆蓋偽柵極結構102和側壁結構103。采用本領域技術人員所熟習的各種適宜的工藝分別形成接觸孔蝕刻停止層104和層間介電層105，例如，采用共形沉積工藝形成接觸孔蝕刻停止層104，采用化學氣相沉積工藝形成層間介電層105，其中，接觸孔蝕刻停止層104的材料可選擇氮化硅(SiN)，層間介電層105的材料可選擇氧化物。
[0030]接著，如圖1C所示，沉積犧牲層，以作為后續在偽柵極結構102的頂部形成硅化物保護層的前體材料。作為示例，在本實施例中，所述犧牲層由依次層疊的金屬層110和金屬氮化物層111構成，金屬氮化物層111可以避免金屬層110暴露于非惰性的環境而發生氧化，金屬層110和金屬氮化物層111的厚度均為20埃-200埃。在一個示例中，金屬層110的構成材料為鈦，金屬氮化物層111的構成材料為氮化鈦。本領域技術人員可以知曉的是，用于形成硅化物的其它金屬和金屬氮化物均可以分別作為金屬層110和金屬氮化物層111的構成材料。
[0031]接著，如圖1D所示，執行退火，以在偽柵極結構102的頂部形成硅化物保護層112。所述退火可以是快速熱退火或者其它本領域技術人員所熟習的熱處理工藝，所述快速熱退火的溫度為200°C -500°C。
[0032]接著，如圖1E所示，去除位于PM0S區的硅化物保護層112以及偽柵極結構102中的犧牲柵電極層102c，得到第一柵溝槽106。采用傳統工藝實施所述去除，