金屬無pvd傳導結構的制作方法
【技術領域】
[0001]本發明涉及諸如可結合到微電子組件中的結構以及用于制造這種結構的方法，其中微電子組件可包括未封裝的半導體管芯或封裝半導體管芯，并且上述結構可以在不使用物理氣相沉積(PVD)的情況下制造。
【背景技術】
[0002]諸如半導體芯片的微電子器件通常要求許多與其他電子部件的輸入和輸出連接。半導體芯片或其他可比較器件的輸入和輸出接觸件通常以基本覆蓋器件的表面(通常稱為“面積陣列”)的網格狀圖案設置，或者以細長行設置(其可以平行于器件的前表面的每個邊緣并且與器件的前表面的每個邊緣相鄰地延伸或者在前表面的中心延伸)。通常，諸如芯片的器件必須物理地安裝在諸如印刷電路板的襯底上，并且器件的接觸件必須電連接至電路板的導電部件。
[0003]半導體芯片通常設置在封裝件中，這利于在制造芯片期間和將芯片安裝在諸如電路板或其他電路板的外部襯底上期間處理芯片。例如，許多半導體芯片被設置在適合于表面安裝的封裝件中。針對各種應用提出了這種一般類型的多種封裝件。更一般地，這種封裝件包括介電元件(通常稱為“芯片載體”)，其中端子形成為電介質上的鍍或蝕刻金屬結構。這些端子通常通過諸如沿著芯片載體本身延伸的薄跡線的部件以及通過在芯片的接觸件與端子或跡線之間延伸的細導線或線纜來連接至芯片本身。在表面安裝操作中，封裝件被放置在電路板上，使得封裝件上的每個端子與電路板上的對應接觸焊盤對準。焊料或其他接合材料被設置在端子和接觸焊盤之間。封裝件可以通過加熱組件以熔化或“回流”焊料或者以其他方式激活接合材料而永久地接合到適當位置。
[0004]許多封裝件包括焊球形式的焊料塊，通常直徑在大約0.005mm和大約0.8mm之間，附接至封裝件的端子。具有從其底面突出的焊球的陣列的封裝件通常被稱為球柵陣列或“BGA”陣列。稱為連接盤網格陣列或“LGA”封裝件的其他封裝件通過由焊料形成的薄層或平臺固定至襯底。這種類型的封裝件可以是非常緊湊的。通常稱為“芯片級封裝件”的特定封裝件占據的電路板面積等于或僅稍大于結合到封裝件中的器件的面積。其優點在于，減小了組件的總體尺寸并允許使用襯底上的各個器件之間的短互連，這又限制了器件之間的信號傳播時間，因此利于組件的高速操作。
[0005]中介層可以設置為具有接觸件的互連元件，其頂面和底面在頂面或底面中的一個面處與一個或多個封裝或未封裝的半導體管芯電連接并且在頂面或底面中的另一面處與另一部件電連接。另一部件在一些情況下可以是封裝襯底，該封裝襯底又可以與另一部件電連接或者可以是電路板或可以包括電路面板。
[0006]雖然現有技術實現了上述所有進步，但還是期望微電子組件、其各個部件(諸如中介層和微電子元件)及其制造方法的進一步改進。
【發明內容】
[0007]本文公開了結構及其制造方法。在一個實施例中，結構可以包括具有相面對的第一和第二表面的區域。勢皇區域可以覆蓋該區域。合金區域可以覆蓋勢皇區域。合金區域可以包括第一金屬以及選自由娃(Si)、鍺(Ge)、銦(Id)、硼⑶、砷(As)、鋪(Sb)、碲(Te)或鎘(Cd)組成的組中的一種或多種元素。
[0008]在一個實施例中，第一金屬包括銅(Cu)、鎳(Ni)、鈷(Co)、鋁(A1)、錫(Sn)、金(Au)、鉬(Mo)或鎢(W)中的一種或多種。
[0009]在一個實施例中，勢皇區域包括二氧化硅(Si02)、氮化硅(SiN)或碳化硅(SiC)、碳氧化硅(S1C)或氮氧化硅(S1N)中的至少一種。
[0010]在一個實施例中，襯底包括硅(Si)。
[0011 ] 在一個實施例中，合金區域包括銅-硅(CuSi)或銅-鍺(CuGe)。
[0012]在一個實施例中，該結構還包括:金屬區域，覆蓋合金區域。金屬區域可以被無電或電解沉積。
[0013]在一個實施例中，金屬區域包括銅(Cu)、鎳(Ni)、金(Au)或鋁(A1)中的至少一種。
[0014]在一個實施例中，來自合金區域的一種或多種元素的濃度在金屬區域中小于約1原子百分比(atom% ) ο
[0015]在一個實施例中，來自合金區域的一種或多種元素的濃度在金屬區域內不是均勻分布的。
[0016]在一個實施例中，來自合金區域的一種或多種元素的濃度在金屬區域內是均勻分布的。
[0017]在一個實施例中，金屬區域穿過第一表面和第二表面之間的區域的厚度的第一方向上延伸，并且通過勢皇區域或合金區域中的至少一個與該區域分離。
[0018]在一個實施例中，該區域還包括一個或多個開口。每個開口均在從第一表面朝向第二表面的第一方向上延伸。勢皇區域可覆蓋每個開口的壁。
[0019]在一個實施例中，該結構還包括:金屬區域，覆蓋合金區域，金屬區域至少被無電或電解的至少一種方式沉積。
[0020]在一個實施例中，該結構是中介層，并且金屬區域在第一表面和第二表面之間提供導電路徑。
[0021]在一個實施例中，一種結構可包括:娃區域，具有相面對的第一表面和第二表面，并且包括一個或多個開口。每個開口均在從第一表面朝向第二表面的第一方向上延伸。勢皇區域可覆蓋每個開口的壁。勢皇區域可包括氮化硅或碳化硅中的至少一種。合金區域可覆蓋勢皇區域。合金區域可包括第一金屬以及硅(Si)、鍺(Ge)、銦(Id)、硼(B)、砷(As)、銻(Sb)、碲(Te)或鎘(Cd)中的至少一種。
[0022]在一個實施例中，該結構還包括:金屬區域，覆蓋合金區域，金屬區域包括無電或電解沉積的第一金屬。
[0023]在一個實施例中，第一金屬包括銅(Cu)、鎳(Ni)、鋁(A1)、錫(Sn)、金(Au)、鉬(Mo)或鎢(W)中的一種或多種。
[0024]在一個實施例中，一種形成結構的方法可包括:沉積覆蓋勢皇區域的第一表面的第一材料，第一材料包括硅(Si)、鍺(Ge)、銦(Id)、硼⑶、砷(As)、鋪(Sb)、碲(Te)或鎘(Cd)中的至少一種。勢皇區域可覆蓋半導體區域的第一表面。可沉積覆蓋勢皇區域的第一表面的第二材料，第二材料包括第一金屬。可以熱處理第一材料和第二材料以形成覆蓋勢皇區域的第一表面的合金區域。
[0025]在一個實施例中，該方法還包括:形成覆蓋合金區域的金屬區域。金屬區域通過無電或電解的至少一種方式沉積第二金屬來形成。
[0026]在一個實施例中，沉積第一材料可進一步包括:形成包括非晶硅或多晶硅中的至少一種的層。
[0027]在一個實施例中，第一金屬和第二金屬包括銅(Cu)。
[0028]在一個實施例中，一種形成結構的方法可包括:沉積覆蓋勢皇區域的第一表面的第一材料，第一材料包括硅(Si)、鍺(Ge)、銦(Id)、硼⑶、砷(As)、鋪(Sb)、碲(Te)或鎘(Cd)中的至少一種。勢皇區域可覆蓋至少一個開口的壁，至少一個開口在從半導體區域的第一表面朝向相面對的第二表面的第一方向上延伸。沉積覆蓋勢皇區域的第一表面的第二材料，第二材料包括第一金屬。可以熱處理第一材料和第二材料以形成覆蓋勢皇區域的第一表面的合金區域。
[0029]在一個實施例中，該方法還包括:形成覆蓋合金區域的金屬區域，金屬區域在第一表面和第二表面之間提供導電路徑。
[0030]在一個實施例中，形成金屬區域可進一步包括:通過無電或電解的至少一種方式沉積第二金屬以形成金屬區域。
[0031]在一個實施例中，第一金屬和第二金屬包括銅(Cu)。
[0032]在一個實施例中，一種結構可包括:區域，具有相面對的第一表面和第二表面，該區域包括絕緣材料。粘合層可覆蓋該區域。合金區域可覆蓋粘合層。合金區域可包括第一金屬以及選自由硅(Si)、鍺(Ge)、銦(Id)、硼⑶、砷(As)、銻(Sb)、碲(Te)或鎘(Cd)組成的組的一種或多種元素。
[0033]在一個實施例中，第一金屬包括銅(Cu)、鎳(Ni)、鈷(Co)、鋁(A1)、錫(Sn)、金(Au)、鉬(Mo)或鎢(W)中的一種或多種。
[0034]在一個實施