憶阻器交叉陣列的參數配置方法
【技術領域】
[0001] 本發明設及計算機及電子信息技術領域，特別設及一種憶阻器交叉陣列的參數配 置方法。
【背景技術】
[0002] 隨著數據規模的迅速提升，W及神經元網絡等非精確性數據處理算法的廣泛應 用，怎樣利用計算機硬件高速、低功耗地處理數據成為關鍵的問題。運其中很多非精確數 據處理算法設及到大量的矩陣向量乘法運算。中央處理器（CPU)在進行矩陣向量乘法時受 限于串行處理和數據讀取的帶寬限制，運算效率低下；而圖形處理器（GPU)在進行矩陣向 量乘法時雖然并行計算效率較高，但能耗較大。利用阻值可變的交叉陣列進行模擬矩陣向 量乘法是解決運些問題的有效方法。首先，算法的非精確性允許模擬矩陣向量乘法的運算 存在一定的誤差；其次，模擬矩陣向量乘法可W將矩陣向量乘法的算法復雜度由0(n2)降為 0(1)，極大地提高了計算效率；最后，相比于數字矩陣向量乘法，模擬矩陣向量乘法的運算 功耗極低。然而，如何有效地將矩陣向量乘法的系數映射到交叉陣列電路中的參數，達到運 算精度、功耗的最佳結果，是個非常關鍵的問題。
[0003] 阻值可變的交叉陣列結構是由橫向和縱向分布的金屬線，W及金屬線交叉點上的 阻值可變器件構成的。憶阻器是一種阻值可變的器件，其具有集成度高，讀寫速度快，操作 功耗低，耐受度強，阻值連續可調并且與傳統CMOS工藝兼容等優點。因此，憶阻器是交叉陣 列節點上阻值可變器件的理想選擇。當交叉陣列的每行輸入不同幅值的電壓后，同一列上 的憶阻器會將相應的電壓加權轉化為電流并求和輸出。為了將求和電流轉化為電壓輸出， 在每列的輸出端口接負載電阻，外圍電路只需讀取負載電阻上的電壓值即可。然而，憶阻器 交叉陣列存在著一系列非理想的因素，例如：憶阻器的電流-電壓特性曲線帶有極強的非 線性，憶阻器的阻值存在一定范圍，在尺度縮減過程中互聯線電阻會引起電壓降，陣列的大 小會對計算精度造成影響。因此，如何合理地將運些非理想因素考慮到憶阻器交叉陣列電 路的參數映射過程中是亟待解決的。
【發明內容】
[0004] 本發明旨在至少在一定程度上解決上述相關技術中的技術問題之一。
[0005] 為此，本發明的目的在于提出一種憶阻器交叉陣列的參數配置方法，該方法可W 克服電路實際非理想因素，并且簡單便捷。
[0006] 為達到上述目的，本發明實施例提出了一種憶阻器交叉陣列的參數配置方法，包 括W下步驟：S1 :獲取憶阻器模型、矩陣參數、矩陣大小和工藝節點；S2 :對憶阻器交叉陣列 中配置參數進行初始化，配置參數包括輸出端口的負載電阻、憶阻器的最大電阻值和最小 電阻值中的一個或多個參數；S3 :根據所述配置參數將所述矩陣參數映射至所述交叉陣列 中憶阻器模型的憶阻器參數中；S4 :確定交叉陣列的輸入電壓向量幅值，W根據輸入電壓 向量幅值、映射后的憶阻器模型、所述矩陣大小和所述工藝節點獲取所述交叉陣列進行模 擬矩陣向量乘法的精度和功耗；S5 :如果所述精度和功耗滿足配置條件，則輸出當前輸出 端口的負載電阻、憶阻器的最大電阻值和最小電阻值中的一個或多個參數；W及S6:如果 所述精度和功耗不滿足所述配置條件，則對所述憶阻器交叉陣列中輸出端口的負載電阻、 所述憶阻器的最大電阻值和最小電阻值等可配置參數進行調整，并轉至所述S3。
[0007] 根據本發明實施例提出的憶阻器交叉陣列的參數配置方法，首先獲取憶阻器模 型、矩陣參數、矩陣大小和工藝節點，其次在初始化之后，將矩陣參數映射至憶阻器參數中， 通過輸入電壓向量幅值獲取的精度和功耗判斷是否需要對輸出端口的負載電阻、最大電阻 值和最小電阻值等可配置參數進一步調整，W輸出最優配置，實現克服電路實際非理想因 素的目的，從而應用于模擬矩陣向量乘法運算，提高運算精度、功耗的最佳結果，同時優化 功耗參數，有效地將矩陣向量乘法的參數映射至交叉陣列電路中的參數中，簡單便捷。
[000引另外，根據本發明上述實施例的憶阻器交叉陣列的參數配置方法還可W具有如下 附加的技術特征：
[0009] 進一步地，在本發明的一個實施例中，所述憶阻器模型包括非線性電壓-電流特 性曲線和/或阻值的隨機偏差。
[0010] 進一步地，在本發明的一個實施例中，所述配置條件為獲取所述模擬矩陣向量乘 法的精度達到預設次數和/或所述負載電阻上的輸出模擬信號達到預設分辨值和/或功耗 達到預設功耗范圍。
[0011] 進一步地，在本發明的一個實施例中，根據交叉陣列參數的魯棒性將所述矩陣參 數映射至所述憶阻器參數中。
[0012] 進一步地，在本發明的一個實施例中，根據所述憶阻器的阻值對所述模擬矩陣向 量乘法的精度進行計算，或根據所述憶阻器交叉陣列中與輸入端相距最遠的輸出端口的相 對計算誤差估算所述模擬矩陣向量乘法的精度，所述估算相對計算誤差的公式為：
[0013]
[0014] 其中，％^為所述憶阻器交叉陣列的實際輸出電壓值，為所述憶阻器交叉陣列 的理論輸出電壓值，G為所述相對計算誤差。
[0015] 本發明附加的方面和優點將在下面的描述中部分給出，部分將從下面的描述中變 得明顯，或通過本發明的實踐了解到。
【附圖說明】
[0016] 本發明的上述和/或附加的方面和優點從結合下面附圖對實施例的描述中將變 得明顯和容易理解，其中：
[0017] 圖1為根據本發明實施例的憶阻器交叉陣列的參數配置方法的流程圖；
[001引圖2為根據本發明一個實施例的憶阻器交叉陣列的參數配置方法的流程圖；
[0019] 圖3為根據本發明一個實施例的憶阻器交叉陣列的結構和參數示意圖；
[0020] 圖4為根據本發明一個實施例的憶阻器交叉陣列的不同配置方案下功耗與計算 誤差結果的示意圖。
【具體實施方式】
[0021] 下面詳細描述本發明的實施例，所述實施例的示例在附圖中示出，其中自始至終 相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附 圖描述的實施例是示例性的，旨在用于解釋本發明，而不能理解為對本發明的限制。
[0022] 此外，術語"第一"、"第二"僅用于描述目的，而不能理解為指示或暗示相對重要性 或者隱含指明所指示的技術特征的數量。由此，限定有"第一"、"第二"的特征可W明示或 者隱含地包括一個或者更多個該特征。在本發明的描述中，"多個"的含義是兩個或兩個W 上，除非另有明確具體的限定。
[0023] 在本發明中，除非另有明確的規定和限定，術語"安裝"、'哺連"、'嘴接"、"固定"等 術語應做廣義理解，例如，可W是固定連接，也可W是可拆卸連接，或一體地連接；可W是機 械連接，也可W是電連接；可W是直接相連，也可W通過中間媒介間接相連，可W是兩個元 件內部的連通。對于本領域的普通技術人員而言，可W根據具體情況理解上述術語在本發 明中的具體含義。
[0024] 在本發明中，除非另有明確的規定和限定，第一特征在第二特征之"上"或之"下" 可W包括第一和第二特征直接接觸，也可W包括第一和第二特征不是直接接觸而是通過它 們之間的另外的特征接觸。而且，第一特征在第二特征"之上"、"上方"和"上面"包括第一 特征在第二特征正上方和斜上方，或僅僅表示第一特征水平高度高于第二特征。第一特征 在第二特征"之下"、"下方"和"下面"包括第一特征在第二特征正下方和斜下方，或僅僅表 示第一特征水平高度小于第二特征。
[0025] 下面參照附圖描述根據本發明實施例提出的憶阻器交叉陣列的參數配置方法。參 照圖1所示，該配置方法包括W下步驟：
[0026] Sl:獲取憶阻器模型、模擬矩陣向量乘法的矩陣參數、模擬矩陣向量乘法的矩陣大 小和工藝節點。
[0027] 其中，在本發明的一個實施例中，憶阻器模型包括非線性電壓-電流特性曲線和 阻值的隨機偏差。
[0028] 參照圖2所示，本發明實施例首先給定憶阻器模型、特定應用需求的模擬矩陣向 量乘中的矩陣系數和大小（即模