少數載流子轉換結構的制作方法
【技術領域】
[0001]本申請涉及半導體器件，該半導體器件包含集成在相同半導體襯底中的功率和邏輯器件，特別地涉及在這樣集成的半導體器件中的改進寄生雙極抑制。
【背景技術】
[0002]一些半導體技術包含垂直功率器件諸如功率DM0S (雙擴散的M0S)和至少一個邏輯器件井，在該至少一個邏輯器件井中設置一個或多個邏輯器件。當功率器件反向偏置并且邏輯器件井在負的襯底電勢處時，大多數的電流流經功率器件并且流到半導體襯底中以提供有用的反向電流能力。然而，一定百分比的該少數載流子電流從功率器件中流出并且經過橫向寄生雙極晶體管流到邏輯器件井中。該電流在邏輯井內生成不期望的電勢降，并且能夠觸發進一步寄生器件，從而擾亂在邏輯器件井中設置的(一個或多個)邏輯器件的正確功能。當功率器件反向偏置時更有效地抑制少數載流子朝著邏輯器件井的橫向流動以便確保邏輯器件的正確操作是所期望的。
【發明內容】
[0003]依據半導體器件的實施例，半導體器件包括:半導體襯底，具有相反的第一和第二主表面；第一井，從第一主表面延伸到半導體襯底中；第二井，從第一表面延伸到半導體襯底中并且通過半導體襯底的分離區與第一井間隔開；以及分離區中的少數載流子轉換結構。垂直功率器件被部分設置在第一井中并且具有垂直電流路徑，該垂直電流路徑在與第一和第二主表面正交的方向上延伸。在第二井中設置多個邏輯器件。少數載流子轉換結構包括:與第一和第二井相同的導電類型的第一摻雜區，該第一摻雜區從第一主表面延伸到半導體襯底中；與第一摻雜區相反的導電類型的第二摻雜區，該第二摻雜區從第一主表面延伸到半導體襯底中；以及導電層，該導電層連接第一和第二摻雜區。第一摻雜區被設置成到第二井比到第一井更接近。第二摻雜區在第一摻雜區與第一井之間比在第一摻雜區與第二井之間更寬。
[0004]依據半導體器件的另一個實施例，半導體器件包括:功率器件井，在半導體襯底中；邏輯器件井，在半導體襯底中并且通過半導體襯底的分離區與功率器件井間隔開；以及少數載流子轉換結構。少數載流子轉換結構包括分離區中的第一導電類型的第一摻雜區、分離區中的第二導電類型的第二摻雜區和將第一和第二摻雜區連接的導電層。第二摻雜區包括在第一摻雜區與功率器件井之間插入的第一部分和在第一摻雜區與邏輯器件井之間插入的第二部分。
[0005]依據半導體器件的另一個實施例，半導體器件包括:半導體襯底，具有相反的第一和第二主表面；功率器件井，從第一主表面延伸到半導體襯底中；邏輯器件井，從第一主表面延伸到半導體襯底中并且通過半導體襯底的分離區與功率器件井間隔開；以及分離區中的少數載流子轉換結構。少數載流子轉換結構包括:第一導電類型的第一摻雜區，從第一主表面延伸到半導體襯底中；第二導電類型的第二摻雜區，從第一主表面延伸到半導體襯底中；以及導電層，將第一和第二摻雜區連接。第一摻雜區在與第一和第二主表面正交的方向上延伸經過第二摻雜區，使得第二摻雜區具有在第一摻雜區與功率器件井之間插入的第一部分和在第一摻雜區與邏輯器件井之間插入的第二部分。
[0006]本領域技術人員在閱讀下面的詳細描述時并且在觀看附圖時將認識到附加的特征和優勢。
【附圖說明】
[0007]附圖的元件不必相對于彼此成比例。同樣的參考數字指定對應的類似部分。各種圖解的實施例的特征能夠被組合，除非它們彼此排斥。實施例被描繪在附圖中并且被詳述在下面的描述中。
[0008]圖1圖解半導體器件的實施例的截面圖，該半導體器件包含集成在相同半導體襯底中的功率和邏輯器件以及少數載流子轉換結構。
[0009]圖2圖解半導體器件的另一個實施例的截面圖，該半導體器件包含集成在相同半導體襯底中的功率和邏輯器件以及少數載流子轉換結構。
[0010]圖3圖解半導體器件的又一個實施例的截面圖，該半導體器件包含集成在相同半導體襯底中的功率和邏輯器件以及少數載流子轉換結構。
[0011]圖4圖解半導體器件的實施例的俯視圖，該半導體器件包含集成在相同半導體襯底中的功率和邏輯器件以及少數載流子轉換結構。
[0012]圖5圖解半導體器件的另一個實施例的俯視圖，該半導體器件包含集成在相同半導體襯底中的功率和邏輯器件以及少數載流子轉換結構。
【具體實施方式】
[0013]在本文中描述的實施例提供少數載流子轉換結構，當設置在功率器件井中的功率器件反向偏置并且邏輯器件井在襯底的背側電勢處或者比功率器件更接近襯底的背側電勢時，該少數載流子轉換結構抑制從半導體襯底中的功率器件井到相同襯底中的邏輯器件井的橫向寄生雙極電流流動。少數載流子轉換結構當功率器件反向偏置時截取從功率器件井注入到半導體襯底中的大多數的少數載流子，并且將截取的少數載流子有效地轉換成多數載流子。少數載流子轉換結構接收平衡的多數載流子電流。該多數載流子電流與橫向寄生雙極的少數載流子電流路徑相交，這具有減少少數載流子壽命的添加的益處。
[0014]少數載流子轉換結構能夠是非對稱的，因為轉換結構在轉換結構與功率器件井之間比在轉換結構與邏輯器件井之間從半導體襯底接收更多的多數載流子。而且，截取少數載流子的少數載流子轉換結構的摻雜區被設置成到邏輯器件井比到功率器件井更接近。
[0015]如在本文中使用的術語“井”指代半導體襯底的摻雜區，在該半導體襯底的摻雜區中一個或多個半導體器件至少部分被制造或形成。在功率半導體器件(諸如功率晶體管、功率二極管等)的情況下，術語“功率器件井”指代半導體襯底的摻雜區，在該半導體襯底的摻雜區中功率器件至少部分被制造或形成。在邏輯半導體器件(諸如FET (場效應晶體管)、雙極晶體管等)的情況下，術語“邏輯器件井”指代半導體襯底的摻雜區，在該半導體襯底的摻雜區中邏輯器件至少部分被制造或形成。
[0016]圖1圖解半導體器件的實施例，該半導體器件包含集成在相同半導體襯底106中的功率器件100和邏輯器件102、104以及用于抑制橫向寄生PNP電流的少數載流子轉換結構108，當功率器件100反向偏置時所述橫向寄生PNP電流出現在襯底106中。半導體襯底106能夠是半導體晶片諸如硅或化合物半導體晶片，并且能夠包含在晶片上形成的一個或多個外延層。半導體襯底106具有相反的第一和第二主表面110、112。功率器件井114從第一主表面110延伸到半導體襯底106中。邏輯器件井116從第一表面110延伸到半導體襯底106中，并且通過半導體襯底106的分離區118與功率器件井114間隔開。
[0017]垂直功率器件100被部分設置在功率器件井114中，并且具有垂直電流路徑，該垂直電流路徑在與襯底106的第一和第二主表面110、112正交的方向上延伸。多個邏輯器件102、104被設置在邏輯器件井116中。在一個純粹說明的示例中，垂直功率器件100包括垂直功率晶體管TP和與垂直功率晶體管反并聯連接的續流二極管D F。垂直功率晶體管TP和續流二極管DF被示意性圖解在圖1中。垂直功率晶體管T P被示出為功率M0SFET，該功率M0SFET包含源極區120和基體接觸122、通過柵極電介質126與襯底106絕緣的柵極電極124、設置在功率器件井114中在源極區120與柵極電極124之間的溝道區128、漂移區130、以及襯底106的第二主表面112處的漏極區132。邏輯器件在圖1中被示出為NM0S (η溝道M0SFET)和PMOS (ρ溝道M0SFET)器件102、104。每個NM0S器件102包含源極區132、漏極區134、在邏輯器件井116中在源極和漏極區132、134之間形成的溝道區136、以及通過柵極電介質140與襯底106絕緣的柵極電極138。每個PM0S器件104類似地包含源極和漏極區142、143以及通過柵極電介質146與襯底106絕緣的柵極電極144。不像NM0S器件102那樣，每個PM0S器件104的溝道區148被形成在基體區150中，該基體區150具有與邏輯器件井116相反的導電類型。NM0S和PM0S器件102、104能夠通過隔離區149而在襯底106中被隔離。
[0018]當垂直功率晶體管ΤΡ反向偏置并且續流二極管DFE導通時，邏輯器件井116經由在邏輯器件井116中形成的摻雜接觸區151和開關SW被連接到半導體襯底106的負的電勢_VSUB (例如，-0.7V)。當垂直功率晶體管TP反向偏置并且續流二極管D F正導通時，少數載流子從功率器件井114被注入到半導體襯底106中。大多數的少數載流子行進到半導體襯底106的第二表面112處的重摻雜區132。該重摻雜區132形成功率晶體管TP的漏極，并且具有與井114、116相反的導電類型。與重摻雜區132相同的導電類型的更輕摻雜漂移區130被插入在器件井114、116與重摻雜區132之間。更輕摻雜漂移區130能夠例如是外延層。
[0019]在ρ型井