一種具有源端內嵌叉指nmos的ldmos-scr器件的制作方法
【技術領域】
[0001]本發明屬于集成電路的靜電放電保護領域，涉及一種ESD保護器件，具體涉及一種具有源端內嵌叉指NM0S的LDMOS-SCR的ESD保護器件，可用于提高片上1C的ESD保護的可靠性。
【背景技術】
[0002]ESD (electrostatic discharge)是影響當今1C可靠性的重要因素之一。ESD對1C造成的電路功能紊亂或柵氧擊穿損壞已引起業內人員的廣泛關注。ESD在1C中造成的損壞現象主要表現在以下幾個方面:在半導體器件中因ESD造成介質擊穿，導致氧化物薄膜發生破裂；在1C中因EOS (electrical overstress)或ESD引起內部電路局部過熱，導致金屬導線熔化；在ESD防護器件中，因寄生的PNPN結構電壓鉗制能力低，導致1C產生閂鎖效應；或者因ESD使1C內部的器件結構存在隱性缺陷，1C雖不立即失效但會引起斷續的故障以及長期可靠性問題，所以這種損傷非常微弱，不易發現，有潛在損傷的風險。1C工業因ESD導致的國民經濟損失是一個非常嚴重的問題。
[0003]近年來，因為LDM0S器件具有結構簡單、耐高壓、工藝成本低等特點，常用作高壓ESD保護器件。然而，實踐證明，LDM0S器件的ESD保護性能較差，ESD魯棒性較弱，達不到國際電工委員會規定的電子產品要求人體模型不低于2000V的靜電防護標準(IEC6000-4-2)。SCR因具有較高的ESD電流魯棒性被認為是ESD保護效率較高的器件之一，但是其維持電壓相對較低，難以滿足被保護1C對ESD保護器件的諸多要求。與傳統的LDM0S器件相比，LDM0S-SCR器件在ESD應力作用下，因具有內部寄生的SCR結構，具有很高的電流泄放能力，但維持電壓較低，開啟速度較慢。本發明提供了一種具有源端內嵌叉指NM0S的LDM0S-SCR器件的ESD防護技術方案，該器件可在SCR路徑開啟之前，通過增強器件源端的電容耦合效應，一方面提高器件的觸發電流，降低器件的觸發電壓，提高器件的開啟速度，增強器件的ESD魯棒性；另一方面，可在源端內嵌叉指NM0S延長器件的電流導通路徑，增大LDM0S-SCR的導通電阻，提高器件維持電壓的前提下，因內嵌叉指NM0S的阻容耦合效應，提高了器件內部電流導通均性性，避免削弱器件的ESD魯棒性。
【發明內容】
[0004]針對現有SCR結構的ESD保護器件普遍存在維持電壓過低、抗閂鎖能力不足等問題，本發明實例設計了一種具有源端內嵌叉指NM0S的LDM0S-SCR器件，既充分利用了 SCR器件強魯棒性的特點，又利用了器件源端增加的N+注入區、多晶硅柵和薄柵氧化層形成的阻容耦合效應，以提高ESD防護設計方案的維持電壓、增強器件的ESD魯棒性。該設計器件在ESD脈沖作用下，可通過綜合權衡及合理控制NM0S的溝道長度及相關版圖參數，可得到低觸發電壓、高維持電壓、強ESD魯棒性的可適用于1C電路的ESD保護器件。
[0005]本發明通過以下技術方案實現:
[0006]一種具有源端內嵌叉指NM0S的LDM0S-SCR器件，其包括LDM0S-SCR結構的ESD電流泄放路徑和源端內嵌叉指NMOS的阻容耦合電流泄放路徑，以提高器件的電流導通均勻性和開啟速度，增強器件的ESD魯棒性，提高維持電壓，其特征在于:主要由P襯底、P外延、P阱、N阱、第一 N+注入區、第二 N+注入區、第一 P+注入區、第三N+注入區、第四N+注入區、第二 P+注入區、第五N+注入區、第一場氧隔離區、第二場氧隔離區、第三場氧隔離區、第四場氧隔離區、第一多晶硅柵、第二多晶硅柵、第三多晶硅柵、第一薄柵氧化層、第二薄柵氧化層和第三薄柵氧化層構成；
[0007]所述P外延在所述P襯底的表面區域；
[0008]在所述P外延的表面區域從左到右依次設有所述P阱和所述N講，所述P阱的左側邊緣與所述P外延的左側邊緣相連，所述P阱的右側與所述N阱的左側相連，所述N阱的右側與所述P外延的右側邊緣相連；
[0009]在所述P阱的表面區域從左到右依次設有所述第一場氧隔離區、所述第一 N+注入區、所述第一多晶硅柵、所述第一薄柵氧化層、所述第二 N+注入區、所述第一 P+注入區、所述第三N+注入區、所述第二多晶硅柵、所述第二薄柵氧化層和所述第四N+注入區，所述第一多晶硅柵在所述第一薄柵氧化層的上方，所述第二多晶硅柵在所述第二薄柵氧化層的上方；
[0010]所述第一場氧隔離區的左側與所述P阱的左側邊緣相連，所述第一場氧隔離區的右側與所述第一 N+注入區的左側相連，所述第一 N+注入區的右側與所述第一薄柵氧化層的左側相連，所述第一薄柵氧化層的右側與所述第二 N+注入區的左側相連，所述第二 N+注入區的右側與所述第一 P+注入區的左側相連，所述第一 P+注入區的右側與所述第三N+注入區的左側相連，所述第三N+注入區的右側與所述第二薄柵氧化層的左側相連，所述第二薄柵氧化層的右側與所述第四N+注入區的左側相連；
[0011]在所述N阱的表面區域從左到右依次設有所述第三場氧隔離區、所述第二 P+注入區、所述第二場氧隔離區、所述第五N+注入區和所述第四場氧隔離區；
[0012]所述第三多晶硅柵在所述第三薄柵氧化層的上方，所述第三薄柵氧化層橫跨在所述P阱和所述N阱的表面部分區域，所述第三薄柵氧化層的左側與所述第四N+注入區的右側相連，所述第三薄柵氧化層的右側與所述第三場氧隔離區的左側相連；
[0013]所述第三場氧隔離區的右側與所述第二 P+注入區的左側相連，所述第二 P+注入區的右側與所述第二場氧隔離區的左側相連，所述第二場氧隔離區的右側與所述第五N+注入區的左側相連，所述第五N+注入區的右側與所述第四場氧隔離區的左側相連，所述第四場氧隔離區的右側與所述N阱的右側邊緣相連；
[0014]所述第一 N+注入區與第一金屬1相連，所述第一多晶娃柵與第二金屬1相連，所述第二 N+注入區與第三金屬1相連，所述第一 P+注入區與第四金屬1相連，所述第三N+注入區與第五金屬1相連，所述第二多晶硅柵與第六金屬1相連，所述第三多晶硅柵與第七金屬1相連，所述第二 P+注入區與第八金屬1相連，所述第五N+注入區與第九金屬1相連，所述第二金屬1、所述第三金屬1、所述第四金屬1、所述第五金屬1、所述第六金屬1和所述第七金屬1均與第二金屬2相連；
[0015]所述第一金屬1與第一金屬2相連，用作器件的陰極端；
[0016]所述第八金屬1和所述第九金屬1均與第三金屬2相連，用作器件的陽極端。
[0017]本發明的有益技術效果為:
[0018](1)在本發明實例器件中，設計了由所述第二P+注入區、所述第五N+注入區、所述第三場氧隔離區、所述第三多晶硅柵、所述第三薄柵氧化層、所述第四N+注入區、所述第一P+注入區、所述第一 N+注入區、所述N阱和所述P阱構成的一條LDMOS-SCR的ESD電流泄放路徑，以提高器件的ESD魯棒性。
[0019](2)本發明實例器件中，設計了由所述第一 N+注入區、所述第二 N+注入區、所述第一多晶硅柵、所述第一薄柵氧化層、所述第一 P+注入區、所述第三N+注入區、所述第四N+注入區、所述第二多晶硅柵、所述第二薄柵氧化層構成的內嵌叉指NM0S和襯底寄生電阻Rp的阻容耦合電路，以增強器件源端的電容耦合效應，降低LDMOS-SCR器件內部ESD電流泄放路徑中的電流密度，提高維持電壓。
[0020](3)本發明實例器件內部可形成兩條ESD電流路徑，當ESD脈沖較小時，電流主要通過路徑1 ;當ESD脈沖增大到一定值時，電流主要通過路徑2，隨著ESD脈沖不斷增大，所述襯底寄生電阻R