半導體器件的制作方法
【專利說明】半導體器件
[0001]相關串請的交叉引用
[0002]本申請基于并且要求于2014年8月27日提交的日本專利申請2014-173067號的優先權的權益，其內容以引用的方式全部并入本文。
技術領域
[0003]本發明涉及一種半導體器件，并且具體地涉及一種包括溫度傳感器的半導體器件。
【背景技術】
[0004]由于在半導體器件中的部件諸如晶體管的集成密度已經增加，所以已經存在如下情況:半導體器件具有溫度由于其操作所生成的熱量而局部上升的區域。在相關領域中，溫度傳感器設置在半導體器件的這種高溫區域中。然后，通過基于來自溫度傳感器的輸出結果而控制半導體器件本身，來降低半導體器的功能的惡化。
[0005]例如，日本特開2007-220233號公報公開了一種半導體芯片，該半導體芯片包括設置在存儲器單元陣列附近并且檢測芯片的溫度的溫度傳感器、處理來自溫度傳感器的輸出的運算電路、振蕩器、輸出電路、和刷新電路。進一步地，日本特開2007-220233號公報還公開了一種模式設置電路，該模式設置電路進行設置，以便針對通過劃分存儲器單元陣列而形成的子存儲器單元陣列中的每一個而應該還是不應該執行刷新操作。
[0006]進一步地，日本特開2013-101728號公報顯示溫度傳感器設置在SoC(片上系統)側。
[0007]進一步地，日本特開2011-170943號公報提及:由邏輯側來接收設置在DRAM側的溫度傳感器的信息。
【發明內容】
[0008]然而，本發明已經發現了以下問題。在多個半導體芯片彼此耦合的情況下，即使溫度傳感器設置在一個半導體芯片中的溫度由于該半導體芯片本身的操作而上升的位置中，該溫度傳感器也不一定能無延遲地檢測到從鄰近半導體芯片傳來的熱量。因此，可能不能充分地防止該半導體芯片本身的功能惡化。例如，雖然日本特開2011-170943號公報公開了一種設置在每個存儲器中的溫度傳感器，但是其未公開當邏輯側生成熱量時如何處理溫度傳感器。進一步地，提前預測在半導體芯片中的溫度由于來自鄰近半導體芯片的熱量而上升的一個或多個位置、以及在該半導體芯片本身中恰當地設置另一個或多個溫度傳感器，是十分困難的。
[0009]進一步地，例如，當半導體芯片本身為存儲器芯片時，對其存儲器單元進行控制，以應對高溫度。然而，不需要始終控制所有存儲器單元。頻繁地訪問不必要進行控制的存儲器單元會導致另一個問題:存儲器芯片的功耗會增加。例如，在DRAM的刷新控制中，當如在日本特開2013-101728號公報中所示地刷新在存儲器芯片中的所有存儲器單元時，也不必要地刷新了溫度不高的存儲器單元，由此不必要地增加了存儲器芯片的功耗。
[0010]其他問題和新穎特征將通過在本說明書和對應附圖中的以下說明而變得更加顯而易見。
[0011]本發明的第一方面是一種半導體器件，其包括:第一半導體芯片；以及第二半導體芯片，耦合至第一半導體芯片。第一半導體芯片包括存儲器電路，該存儲器電路包括多個存儲器區域，這些存儲器區域中的每一個包括存儲器單元。第二半導體芯片包括:多個溫度傳感器，設置在第二半導體芯片中的彼此不同的位置中，該多個溫度傳感器中的每一個配置為測量溫度；以及存儲器控制器，基于從該多個溫度傳感器中的相應的一個溫度傳感器輸出的輸出結果，而控制第一半導體芯片的存儲器電路的多個存儲器區域中的每一個。
[0012]根據本方面，可以防止(或者降低)存儲器電路的功能惡化，并且同時減少其功耗。
【附圖說明】
[0013]上述的和其他的方面、優點和特征將通過以下對特定實施例的說明并且結合對應附圖而變得更加顯而易見，在圖中:
[0014]圖1是根據第一實施例的半導體器件的截面圖；
[0015]圖2是用于根據第一實施例的半導體器件的AR模式的流程圖；
[0016]圖3是示出了根據第一實施例的半導體器件的溫度傳感器布置的示例的框圖；
[0017]圖4是根據第二實施例的半導體器件的截面圖；
[0018]圖5是示出了根據第一實施例的半導體器件的電路配置的示例的框圖；
[0019]圖6是示出了根據第一實施例的半導體器件的溫度傳感器控制器的示例的框圖；
[0020]圖7是示出了在根據第一實施例的半導體器件的刷新模式之間的轉換關系的示意圖；
[0021]圖8是用于根據第一實施例的半導體器件的刷新模式轉換的流程圖；
[0022]圖9是用于根據第一實施例的半導體器件的從PSR模式轉換到SR模式的流程圖；
[0023]圖10是示出了根據第一實施例的半導體器件的最大溫度差計算電路的配置的示例的框圖；
[0024]圖11是示出了根據第一實施例的半導體器件的溫度傳感器布置的示例的框圖；
[0025]圖12是示出了根據第二實施例的半導體器件的溫度傳感器布置的示例的示意圖；
[0026]圖13是示出了根據第二實施例的在半導體器件中的溫度變化的曲線圖；以及
[0027]圖14是示出了根據第三實施例的半導體器件的溫度傳感器和輔助溫度傳感器的布置的示例的示意圖。
【具體實施方式】
[0028]下文將闡釋根據本發明的一個實施例的半導體器件。應該注意，在本說明書中的半導體器件指下列各項中的任何一項:在其中按照集成的方式形成有用于實施期望功能的電子電路的半導體芯片、在其中形成有尚未被切割為單獨芯片的多個這種半導體芯片的半導體晶片、在其中有通過使用樹脂等封裝的一個或者多個半導體芯片的器件等。
[0029]第一實施例
[0030]圖1示出了根據本發明的第一實施例的半導體器件的截面圖的示例。半導體器件包括由娃等制成的半導體芯片1、2和3、中介(interposer)襯底6、焊球8和樹脂5。半導體芯片1、2和3上下地堆疊在中介襯底6 (布線襯底)上。樹脂5密封封閉半導體芯片1、2和3o半導體芯片1和2中的每一個包括娃通孔(即，娃貫通接觸(silicon through-contact)(下文稱為“通孔”))4和凸點電極7。半導體芯片3包括凸點電極7。半導體芯片3也可以包括連接至凸點電極7的硅通孔，與半導體芯片2的情況一樣。然而，在本示例中，未在半導體芯片3中設置硅通孔。
[0031]半導體器件3通過其凸點電極7電連接至半導體器件2，并且還通過形成在半導體器件2中的晶體管的金屬、硅通孔4和凸點電極7電連接至半導體器件1。半導體器件2通過其凸點電極7電連接至半導體器件1，并且還通過形成在半導體器件1中的晶體管的金屬、硅通孔4和凸點電極7電連接至中介襯底6。中介襯底6通過焊球8安裝在主板等上。半導體器件1通過其凸點電極7電連接至中介襯底6。應注意，中介襯底6是由玻璃環氧樹脂制成的襯底，并且包括布線圖案。應注意，在圖1中，三個半導體芯片即半導體芯片1、2和3上下堆疊，并且硅通孔設置在這些半導體芯片中的每一個中。然而，四個或更多個半導體芯片可以上下堆疊，并且硅通孔設置在這些半導體芯片中的每一個中。在上述情況中的任何一種情況下，在鄰近半導體芯片之間的距離為約50 μ m。應注意，一般而言，在形成在半導體芯片上的布線線路之間的距離，短于在形成在中介襯底上的布線線路之間的距離。
[0032]應注意，半導體芯片1是在其上形成有邏輯電路的芯片。例如，半導體芯片1是在其上設置有用于移動設備或者通信設備的基帶處理器或者應用處理器的邏輯芯片。邏輯芯片也稱為“SoC(片上系統)”。半導體芯片2和3中的每一個是例如在其中形成有DRAM(動態隨機存取存儲器)的存儲器芯片。在下文中，半導體芯片1稱為“邏輯芯片1”，并且半導體芯片2和3稱為“DRAM芯片2和3”。應注意，一般而言，存儲器(諸如，DRAM)在其存儲容量與其操作速度之間具有折衷關系。在形成部分存儲元件(存儲器單元)的晶體管中的至少一個中，其柵極長度(工藝規則(process rule))，例如，具有如下傾向:當前者(即，操作速度)比后者(即，存儲容量)更重要時，增加柵極長度；而當后者比前者更重要時，減小柵極長度。因此，存儲器芯片的晶體管中的至少一個的柵極長度可以長于、短于或者等于形成邏輯芯片半導體元件的晶體管中的至少一個的柵極長度。
[0033]圖3示出了在邏輯芯片1和DRAM芯片2中的溫度傳感器的布置的示例。邏輯芯片1包括多個各種邏輯電路17諸如CPU(中央處理單元)和GPU(