芯片堆疊半導體封裝件的制作方法
【專利說明】芯片堆疊半導體封裝件
[0001]本申請要求于2014年8月22日在韓國知識產權局提交的第10-2014-0109958號韓國專利申請的優先權，該申請的公開內容通過引用全部包含于此。
技術領域
[0002]本發明構思涉及半導體封裝件，更具體地，涉及堆疊有多個芯片的芯片堆疊半導體封裝件。
【背景技術】
[0003]半導體制造方的目的是以低成本制造小型、多功能和高容量的半導體器件。半導體封裝技術是有助于實現這各種目的的技術之一。具體地，提出堆疊有多個芯片的芯片堆疊半導體封裝件來實現上述目的。
【發明內容】
[0004]本發明構思中的一些提供了堆疊有多個芯片的小型、多功能和高容量的芯片堆疊半導體封裝件。
[0005]根據不例實施例，一種芯片堆疊半導體封裝件包括:第一芯片，包括多個第一真實凸點焊盤和多個第一虛設凸點焊盤；第二芯片，在第一芯片上，第二芯片包括多個真實凸點和多個橋接虛設凸點，所述多個真實凸點電連接到所述多個第一真實凸點焊盤，所述多個橋接虛設凸點連接到所述多個第一虛設凸點焊盤；密封構件，密封第一芯片和第二芯片。
[0006]在一些不例實施例中，第一芯片還可包括第一芯片主體，所述多個第一真實凸點焊盤可以在所述第一芯片主體的上表面上，多個第一真實硅穿通孔可以在第一芯片主體中并且電連接到多個第一真實凸點焊盤。
[0007]在一些示例實施例中，所述多個第一虛設凸點焊盤可以在第一芯片主體的上表面上，多個虛設硅穿通孔可以在第一芯片主體中并且可電連接到所述多個第一虛設凸點焊盤。
[0008]在一些示例實施例中，多個連接構件可以在第一芯片主體的下表面上，所述多個連接構件可電連接到所述多個第一真實凸點焊盤和所述多個第一真實硅穿通孔。
[0009]在一些示例實施例中，第二芯片還可包括第二芯片主體和第二芯片主體的下表面上的多個第二真實凸點焊盤，所述多個第二真實凸點焊盤可電連接到所述多個真實凸點。
[0010]在一些示例實施例中，第二芯片還可包括第二芯片主體的下表面上的多個第二虛設凸點焊盤，所述多個第二虛設凸點焊盤可連接到所述多個橋接虛設凸點。
[0011]在一些示例實施例中，第二芯片主體還可包括多個第二真實硅穿通孔，所述多個第二真實硅穿通孔電連接到所述多個第二真實凸點焊盤。
[0012]在一些示例實施例中，第二芯片主體還可包括多個虛設硅穿通孔，所述多個虛設硅穿通孔可連接到所述多個第二虛設凸點焊盤。
[0013]在一些示例實施例中，所述多個第一虛設凸點焊盤之間的節距和所述多個第二虛設凸點焊盤之間的節距可分別小于所述多個第一真實凸點焊盤之間的節距和所述多個第二真實凸點焊盤之間的節距。
[0014]在一些示例實施例中，所述多個橋接虛設凸點可彼此分開并且所述多個橋接虛設凸點可連接到所述多個第一虛設凸點焊盤。
[0015]在一些示例實施例中，密封構件可包括底部填料，底部填料可處于在第一芯片和第二芯片之間和在第二芯片的側面上這兩種情況中的至少一種。
[0016]在一些示例實施例中，密封構件可包括模制構件，模制構件可處于(1)在第一芯片和第二芯片之間并且在第一芯片和第二芯片的側面上和(2)在第一芯片和第二芯片的側面和第二芯片的上表面上這兩種情況中的一種。
[0017]在一些示例實施例中，密封構件可包括:底部填料，在第一芯片和第二芯片之間并且在第一芯片的側面上；模制構件，覆蓋(1)底部填料和第一芯片和第二芯片的側面以及
(2)第一芯片和第二芯片的側面和第二芯片的上表面這兩種情況中的一種。
[0018]根據示例實施例，一種芯片堆疊半導體封裝件包括:第一芯片，包括第一真實連接部分和第一虛設連接部分，第一真實連接部分包括多個第一真實凸點焊盤，第一虛設連接部分包括多個第一虛設凸點焊盤并且與第一真實連接部分分開；第二芯片，在第一芯片的上表面上，第二芯片包括第二真實連接部分和第二虛設連接部分，第二真實連接部分包括與所述多個第一真實凸點焊盤電連接的多個第一真實凸點，第二虛設連接部分與第二真實連接部分分開并且包括多個第一橋接虛設凸點，所述多個第一橋接虛設凸點連接到所述多個第一虛設凸點焊盤；密封構件，密封第一芯片和第二芯片。
[0019]在一些示例實施例中，第一芯片還可包括第三真實連接部分，第三真實連接部分可與第一真實連接部分分開并且包括多個第三真實凸點焊盤，第二芯片還可包括第四真實連接部分，第四真實連接部分可與第二真實連接部分分開并且包括多個第二真實凸點，所述多個第二真實凸點可電連接到所述多個第三真實凸點焊盤。
[0020]在一些示例實施例中，第一芯片還可包括第三虛設連接部分，第三虛設連接部分可與第一虛設連接部分分開并且包括多個第三虛設凸點焊盤，第二芯片還可包括第四虛設連接部分，第四虛設連接部分可與第二虛設連接部分分開并且包括多個第二橋接虛設凸點，所述多個第二橋接虛設凸點可連接到第三虛設凸點焊盤。
[0021 ] 在一些示例實施例中，第一芯片還可包括第一芯片主體并且第二芯片還可包括第二芯片主體，第一真實連接部分和第三真實連接部分可以在第一芯片主體的中心，第二真實連接部分和第四真實連接部分可以在第二芯片主體的中心。
[0022]在一些示例實施例中，第一虛設連接部分和第三虛設連接部分可以在第一芯片主體的邊緣，第二虛設連接部分和第四虛設連接部分可以在第二芯片主體的邊緣。
[0023]在一些示例實施例中，第一芯片還可包括第一芯片主體并且第二芯片還可包括第二芯片主體，第一真實連接部分和第三真實連接部分可以在第一芯片主體的邊緣，第二真實連接部分和第四真實連接部分可以在第二芯片主體的邊緣。
[0024]在一些示例實施例中，第一虛設連接部分和第三虛設連接部分可以在第一芯片主體的中心，第二虛設連接部分和第四虛設連接部分可以在第二芯片主體的中心。
[0025]在一些不例實施例中，第一芯片還可包括第一芯片主體、第一芯片主體中的多個硅穿通孔、在第一芯片主體的下表面上的多個連接構件，所述多個硅穿通孔可連接到所述多個第一真實凸點焊盤，所述多個連接構件可電連接到所述多個第一真實凸點焊盤和所述多個真實硅穿通孔。
[0026]在一些示例實施例中，密封構件可包括底部填料和模制構件，底部填料可以在第一芯片和第二芯片之間。
[0027]根據示例實施例，一種芯片堆疊半導體封裝件可包括:主芯片；第一芯片，在主芯片上，第一芯片包括多個第一真實凸點焊盤、多個第一虛設凸點焊盤、多個第一硅穿通孔和多個第一連接構件，所述多個第一硅穿通孔被構造成將所述多個第一真實凸點焊盤電連接到所述多個第一連接構件，所述多個第一連接構件被構造成將第一芯片電連接到主芯片；第二芯片，在第一芯片的上表面上，第二芯片包括多個第二連接構件，所述多個第二連接構件包括多個真實凸點和多個橋接虛設凸點，所述多個真實凸點電連接到所述多個第一真實凸點焊盤，所述多個橋接虛設凸點連接到所述多個第一虛設凸點焊盤；第一密封構件，密封第一芯片和第二芯片。
[0028]在一些示例實施例中，第一芯片和第二芯片可具有相同的大小，主芯片的大小可大于第一芯片和第二芯片。
[0029]在一些示例實施例中，第一芯片和第二芯片可以是存儲器芯片，主芯片可以是邏輯芯片。
[0030]在一些示例實施例中，第一密封構件可包括處于在第一芯片和第二芯片之間和在第一芯片的側面上這兩種情況中的至少一種情況的底部填料和覆蓋底部填料的模制構件。
[0031]在一些示例實施例中，芯片堆疊半導體封裝件還可包括主芯片和第一芯片之間的底部填料。
[0032]在一些不例實施例中，可將第一密封構件的下表面附著到主芯片的靠外區域。
[0033]在一些示例實施例中，多個第三連接構件可以在主芯片的下表面上，芯片堆疊半導體封裝件還可包括板基板，第一芯片、第二芯片和主芯片可以在板基板上并且經由所述多個第三連接構件電連接到板基板。
[0034]在一些示例實施例中，主芯片可包括多個第二硅穿通孔，所述多個第一連接構件可電連接到所述多個第二硅穿通孔。
[0035]在一些示例實施例中，芯片堆疊半導體封裝件還可包括在主芯片上并且覆蓋第一密封構件的第二密封構件。
[0036]在一些示例實施例中，芯片堆疊半導體封裝件還可包括板基板和主芯片之間的底部填料。
[0037]根據示例實施例，一種芯片堆疊半導體封裝件包括:第一芯片，包括多個第一真實連接焊盤和多個第一虛設連接焊盤，所述多個第一真實連接焊盤在第一芯片的中心，所述多個第一虛設連接焊盤在第一芯片的邊緣；第二芯片，在第一芯片上，第二芯片包括多個第二真實連接焊盤和多個第二虛設連接焊盤，所述多個第二真實連接焊盤在第二芯片的中心，所述多個第二虛設連接焊盤在第二芯片的邊緣；多個真實連接構件，連接所述多個第一真實連接焊盤和所述多個第二真實連接焊盤；多個虛設連接構件，連接所述多個第一虛設連接焊盤和所述多個第二虛設連接焊盤；密封構件，覆蓋第一芯片和第二芯片的側面。
[0038]在一些示例實施例中，所述多個虛設連接構件可比所述多個真實連接構件寬，使得虛設連接構件中的每個提供所述多個第一虛設連接焊盤中的兩個或更多個和所述多個第二虛設連接焊盤中對應的兩個或更多個之間的物理連接。
[0039]在一些示例實施例中，第一芯片還可包括與第一真實連接焊盤連接的多個真實硅穿通孔。
[0040]在一些示例實施例中，所述多個第一虛設連接焊盤之間的節距和所述多個第二虛設連接焊盤之間的節距可分別小于所述多個第一真實連接焊盤之間的節距和所述多個第二真實連接焊盤之間的節距。
[0041 ] 在一些示例實施例中，密封構件可在第一芯片和第二芯片之間。
[0042]在一些示例實施例中，密封構件可包括底部填料和模制構件，底部填料可在第一芯片和第二芯片之間，模制構件可覆蓋底部填料。
[0043]在一些示例實施例中，密封構件可包括底部填料和模制構件，底部填料可部分地在第一芯片的側面和第二芯片的側面中的至少一個上，模制構件可覆蓋底部填料。
【附圖說明】
[0044]根據下面結合附圖進行的詳細描述，將更清楚地理解發明構思的示例性實施例，在附圖中:
[0045]圖1至圖13是根據各種示例實施例的芯片堆疊半導體封裝件的剖視圖；
[0046]圖14和圖15是根據一些示例實施例的芯片堆疊半導體封裝件的真實連接部分的剖視圖；
[0047]圖16至圖19是根據一些示例實施例的芯片堆疊半導體封裝件中使用的單元芯片的平面圖；
[0048]圖20是根據示例實施例的芯片堆疊半導體封裝件的芯片堆疊結構的透視圖；
[0049]圖21A至圖22B是示出圖20的凸點焊盤和凸點之間的堆疊和連接關系的剖視圖；
[0050]圖23至圖31是根據示例實施例的制造芯片堆疊半導體封裝件的方法的剖視圖；
[0051]圖32至圖42是根據另一個示例實施例的制造芯片堆疊半導體封裝件的方法的剖視圖；
[0052]圖43至圖46是根據一些示例實施例的芯片堆疊半導體封裝件的剖視圖；
[0053]圖47至圖49是根據一些示例實施例的芯片堆疊半導體封裝件的剖視圖；
[0054]圖50是根據示例實施例的包括芯片堆疊半導體封裝件的存儲卡的示意性框圖；
[0055]圖51是根據示例實施例的包括芯片堆疊半導體封裝件的電子系統的示意性框圖；
[0056]圖52是根據示例實施例的包括芯片堆疊半導體封裝件的電子系統的透視圖。
【具體實施方式】
[0057]下文中，將通過參照【附圖說明】發明的一些示例實施例，詳細地描述本發明構思。然而，示例實施例可以以多種不同的形式來實施，并且不應該被理解為局限于在此闡述的示例實施例；相反，提供這些示例實施例使得本公開將是徹底和完全的，并且將把示例實施例的構思和范圍充分地傳達給本領域的技術人員。在附圖中，為了清晰起見，夸大了層和區域
的厚度。
[0058]應該理解，當諸如層、膜、區域或板的組件被稱為“在”另一組件“上”或“連接到”另一組件時，該組件可以直接在所述另一組件上或直接連接到所述另一組件，或者可以在所述另一組件上存在中間組件。當組件被稱為“直接在”另一組件“上”或“直接連接到”另一組件時，在所述另一組件上可不存在中間組件。附圖中同樣的附圖標記指示同樣的元件。如在這里使用的，術語“和/或”包括一個或更多個相關所列項的任意組合和所有組合。
[0059]應該理解，盡管這里可使用術語第一、第二、第三等來描述各種元件、組件、區域、層和/或部分，但這些元件、組件、區域、層和/或部分不應該受這些術語限制。這些術語只是用于將一個元件、組件、區域、層或部分與另一個元件、組件、區域、層或部分區分開。例如，在不脫離本發明構思的教導的情況下，下面討論的第一元件、組件、區域、層或部分可被稱為第二元件、組件、區域、層或部分。
[0060]為了便于描述，在這里可使用諸如“在……下方”或“下面”等空間相對術語來描述如圖中所示的一個元件或特征與其它元件或特征的關系。應該理解，除了附圖中描繪的方位之外，空間相對術語意圖涵蓋裝置在使用或操作中的不同方位。例如，如果附圖中的裝置被翻轉，那么被描述為“在”其它元件或特征“下方”的元件將被定位“在”其它元件或特征“上方”。因此，示例術語“在……下方”可涵蓋在……上方和在……下方這兩種方位。裝置可另外定位(旋轉90度或在其它方位)并且相應解釋這里使用的空間相對描述符。
[0061]應該理解，盡管這里可以使用術語來描述各種組件，但這些組件不應該受這些術語限制。這些組件只是用于將一個組件與另一個區分開。如這里使用的，單數形式“一”、“一個”和“該”意圖也包括復數形式，除非上下文另外清楚地指示。還應該理解，這里使用的術語“包括”和/或其變型指明存在所述特征或組件，但不排除存在或添加一個或更多個其它特征或組件。
[0062]這里，參照作為發明構思的理想化示例實施例(和中間結構)的示意性示圖的剖面示圖，描述發明構思的一些示例實施例。如此，將預料到，由于(例如)制造技術和/或公差導致的示圖的形狀變化。因此，本發明構思的示例實施例應該不被理解為限于這里示出的區域的特定形狀，而是將包括由(例如)制造導致的形狀偏差。