于非平面輸出晶體管的非平面靜電放電裝置及其共同制造
【技術領域】
[0001]本發明大體涉及用于半導體裝置的靜電放電(ESD)裝置。更特別的是，本發明涉及用于非平面輸出晶體管及與其一起制成的非平面靜電放電裝置。
【背景技術】
[0002]非平面輸出晶體管經常經歷靜電放電(ESD)的損害。過去，用于使非平面輸出晶體管免受害于ESD事件的保護包括使用成雙的二極管與比較大的RC功率-箝位裝置(power-clamp device)。不過，RC功率-箝位裝置會大幅增加耗電量，而且雙二極管的辦法經常不適合抵御高ESD電流應力。
[0003]因此，亟須一種保護非平面輸出晶體管不受ESD事件侵襲并符合成本效益的方法。
【發明內容】
[0004]在一態樣中，提供一種保護非平面輸出晶體管不受靜電放電(ESD)事件侵襲的方法來克服先前技術的缺點并提供額外優點。該方法包含:提供非平面半導體結構，該結構包含:半導體基板，其包含屬于第一類型的阱，該第一類型包含η型及P型中的一者；至少一個增高半導體結構，其耦合至該基板；非平面晶體管，其屬于與該第一類型相反的第二類型，該晶體管位于該至少一個增高結構上，該非平面晶體管包含源極、漏極及柵極；以及寄生雙載子接面晶體管(BJT)，其在該至少一個增高結構上，該BJT包含在該至少一個增高結構上的集極及射極以及含有該阱的基極。該方法進一步包含使該非平面晶體管的該漏極及該BJT的該集極電耦合至電路的輸出，以及使該非平面晶體管的該源極及該BJT的該射極電耦合至該電路的接地。
[0005]根據另一態樣，提供一種非平面半導體結構。該結構包含半導體基板，其包含屬于第一類型的阱，該第一類型包含η型及P型中的一者。該結構進一步包含:至少一個增高半導體結構，其耦合至該基板；非平面晶體管，其屬于與該第一類型相反的第二類型，該晶體管位于該至少一個增高結構上，該非平面晶體管包含源極、漏極及柵極；以及寄生雙載子接面晶體管(BJT)，其在該至少一個增高結構上，該BJT電耦合至該非平面晶體管的該漏極，該BJT包含在該至少一個增高結構上的集極及射極，以及含有該阱的基極。
[0006]由以下本發明各種態樣結合附圖的詳細說明可明白以上及其他的本發明目標、特征及優點。
【附圖說明】
[0007]圖1是根據本發明的一或多個態樣圖示非平面半導體結構的一實施例的透視圖，該結構包含:具有屬于第一類型的阱的半導體基板；耦合至該基板的增高半導體結構；在該增高結構上屬于第二類型的非平面晶體管；在該增高結構上用該阱當作基極的寄生雙載子接面晶體管(BJT);以及與該阱同類型的阱接觸。
[0008]圖2是根據本發明的一或多個態樣圖示非平面半導體結構的另一實施例的透視圖，該結構包含:具有屬于第一類型的阱的半導體基板；耦合至該基板的增高半導體結構；在該增高結構上屬于第二類型的非平面晶體管；包圍該非平面晶體管的一部份的傳導柵極，該傳導柵極電耦合至該阱，該非平面晶體管也當作寄生雙載子接面晶體管(BJT);以及在該增高結構上的BJT用該阱當作基極。
[0009]符號說明
[0010]100非平面半導體結構
[0011]102半導體基板
[0012]103源極
[0013]104阱
[0014]105漏極
[0015]106增高半導體結構
[0016]107柵極結構
[0017]108非平面晶體管
[0018]110寄生雙載子接面晶體管(BJT)
[0019]112阱接觸
[0020]114集極
[0021]116射極
[0022]118隔離材料
[0023]122輸出
[0024]124接地
[0025]200非平面半導體結構
[0026]202半導體基板
[0027]204阱
[0028]206增高半導體結構
[0029]208非平面晶體管
[0030]210傳導柵極
[0031]211電耦合
[0032]212BJT
[0033]214源極
[0034]216漏極
[0035]218射極
[0036]220集極
[0037]222輸出
[0038]224接地。
【具體實施方式】
[0039]以下用圖示于附圖的非限定性實施例更詳細地解釋本發明的數個方面及其一些特征、優點及細節。省略習知材料、制造工具、加工技術等等的描述以免不必要地模糊本發明的細節。不過，應了解，盡管詳細說明及特定實施例指出本發明的數個方面，然而它們皆僅供圖解說明而不是用來限制。本領域技術人員顯然由本揭示內容可明白在本發明概念的精神及/或范疇內有各種取代、修改、附加及/或配置。
[0040]可應用如用于本專利說明書及權利要求書中的近似語以修飾允許改變而不導致相關基本功能改變的任何數量表示法。因此，用一用語或數個用語修飾的數值，例如“大約”不受限于指定的確切數值。在某些情況下，該近似語可對應至用于測量該數值的儀器的精確度。
[0041]用于本文的術語是只為了要描述特定實施例而非旨在限制本發明。如本文所使用的，英文單數形式“a”、“an”和“the”也旨在包括復數形式，除非上下文中另有明確指示。更應該理解，用語“包括”、“具有”、“包含”以及“含有”都是開放的連系動詞。因此，“包括”、“具有”、“包含”、“含有” 一或多個步驟或元件的方法或裝置擁有該一或多個步驟或元件，但是不限于只擁有該一或多個步驟或元件。同樣，“包括”、“具有”、“包含”、“含有”一或多個特征的方法步驟或裝置元件擁有該一或多個特征，但是不限于只擁有該一或多個特征。此外，用某一方式配置而成的裝置或結構至少是用該方式配置，但是也可用未被列出的方式來配置。
[0042]如本文所使用的，在使用用語“連接(connect) ”提及兩個實體元件時，意指這兩個實體元件直接連接。不過，用語“親合(couple) ”可意指直接連接或通過一或多個中間元件的連接。
[0043]如本文所使用的，用語“可能”及“也許”表示在特定情況內可能發生；表示擁有指定性質、特性或功能；及/或表示限定另一動詞，該限定藉由表達與受限動詞關連的一或多個能力、性能或可能性而達成。因此，“可能”及“也許”的使用指出修飾用語明顯適合、能夠或適用于被指涉性能、功能或用法，然而考慮到在有些情況下，該修飾用語有時可能不適合、能夠或適用。例如，在有些情況下，可預期一事件或性能，然而在其他情況下，該事件或性能則不會發生，因此用“可能”及“也許”反映這種區別。
[0044]以下參考為求容易了解而不按照比例繪制的附圖，其中，附圖中相同或類似的組件用相同的元件符號表示。
[0045]圖1是根據本發明的一或更多方面圖示非平面半導體結構100的一實施例的透視圖。該結構包含:具有屬于第一類型的阱104于其中的半導體基板102 ;耦合至該基板的一或多個增高半導體結構106 ;在各個增高結構上屬于第二類型的非平面晶體管(例如，非平面晶體管108);在各個增高結構上的寄生雙載子接面晶體管(BJT)(例如，BJT110)，各個BJT用該講當作基極；以及與該講同類型的一或多個講接觸(well contact)(例如，講接觸
112) ο
[0046]在一實施例中，基板102可包含任何含硅基板，包括但不限于:硅(Si)、單晶娃、多晶娃、非晶娃、娃懸空(silicon-on-nothing ；S0N)、絕緣體上覆娃(silicon-on-1nsulator ；S0I)或取代絕緣體上覆石圭(silicon-on-replacementinsulator ;SRI)或硅鍺基板及其類似者。基板102可另外或以取代方式包含各種隔離、摻雜及/或裝置特征。該基板可包含其他適當的元素半導體、化合物半導體、及合金半導體。舉例來說，該元素半導體可以例如是晶體中的鎵(Ge);該化合物半導體可以例如是碳化硅(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)、及/或銻化銦(InSb)或其組合；該合金半導體包括GaAsP、AlInAs, GaInAs, GalnP、或GaInAsP或其組合。
[0047]在一實施例中，一或數個增高結構106可采用“鰭片(fin) ”的形式。該一或數個增高結構可蝕刻自塊狀基板、SOI或其類似者，且可包含，例如，以上說明基板時提及的任一材料。此外，某些或所有的該一或數個增高結構可包含增添的雜質(例如，藉由摻雜)，使它們變成η型或P型。一或數個非平面晶體管各自包含源極(例如，源極103)、漏極(例如，漏極105)、及包圍各個非平面晶體管的一部份的柵極結構(例如，柵極結構107)。在一實施例中，該一或數個柵極結構包含一或數個假性柵極結構，例如，包含多晶硅者。
[0048]各個寄生雙載子晶體管與其對應的非平面晶體管(例如，對于η型鰭式場效晶體管而言的NPN BJT)同類型，以及包含位于一或數個增高結構106上的集極(例如，集極114)及射極(例如，射極116)。隔離材料118將BJT從非平面晶體管隔開，而且也隔開集極與射極。該隔離材料可包含，例如，淺溝槽隔離(STI)材料，或者，作為另一實施例，可包含多晶硅。阱104當作BJT的基極。由圖1可見，射極及集極具有較深的植入物。舉例來說，