高壓元件及其制造方法
【技術領域】
[0001]本發明是有關于一種高壓元件及其制造方法，且特別是有關于一種可改善高壓元件的電子特性及其制造方法。
【背景技術】
[0002]近來在應用高壓功率集成電路科技的新發展上，例如交換式電源供應器(Switching Mode Power Supply, SMPS),照明設備、電動機控制器(motor control)或等離子體顯示面板驅動器(plasma display drives),是著重于增進應用元件的效率(efficiency)、穩定性(reliability)、柔韌性(flexibility)，和最終降低系統等級的成本。
[0003]返馳二極管(Flyback d1de)通常是用來做為一電路中的一電感性負載(inductive load)。一般常利用絕緣體上石圭(Silicon on insulator, SOI)工藝形成具有控制電路的返馳二極管。然而，絕緣體上硅上的返馳二極管有熱大量累積的問題。由于這些大量的熱必須被逸散，致使返馳二極管的消耗功率(power dissipat1n)增加。
[0004]橫向絕緣極雙極型晶體管(Lateralinsulated gate bipolar transistor,LIGBT)元件通常是和一電感性負載一起應用于今日的智能功率(smart power)科技中，其結合了雙擴散金屬氧化物半導體(DM0S)元件的優點(例如:高輸出阻抗，柵極控制)和雙極性晶體管(bipolar transistor)的優點(例如:低導通態壓降的高電流)。LIGBT元件可以整合至電源集成電路中。類似地，一般亦利用絕緣體上硅(S0I)工藝形成具有控制電路的高壓LIGBT。絕緣體上硅上的LIGBT的崩潰電壓是受到氧化層厚度和上方硅層厚度的限制。再者，絕緣體上硅上的高壓LIGBT也有高熱累積的問題。由于有許多大量的熱必須被逸散，因此LIGBT開啟和切換時會增加功率損耗。
【發明內容】
[0005]本發明是有關于一種高壓元件及其制造方法，可形成部分絕緣體上硅(partialSOI)的高壓元件結構。通過空氣層的形成，會改變高壓元件結構的電場，而可有效地提高元件的崩潰電壓(breakdown voltage),進而改善高壓元件的電性表現。
[0006]根據實施例，提出一種高壓元件，至少包括一基板、形成于基板上的一絕緣物、形成于絕緣物上的一深阱、和形成于絕緣物內且鄰近于深阱的底面的一空氣層(air layer)。其中，深阱的一底面是與基板相隔開來，空氣層是位于深阱和基板之間，且空氣層與基板相隔開來。
[0007]根據實施例，提出一種高壓元件的制造方法，至少包括:
[0008]提供具有一絕緣層于其上的一基板，且形成一空氣層(air layer)于絕緣層中；
[0009]形成一深阱于絕緣層上，深阱的一底面是與基板相隔開來；和
[0010]形成一場氧化層于深阱上，
[0011]其中空氣層是鄰近深阱的該底面，且空氣層與該基板相隔開來。
[0012]為了對本發明的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附圖式，作詳細說明如下。
【附圖說明】
[0013]圖1繪示本發明第一實施例的部分絕緣體上硅的一高壓二極管元件的示意圖。
[0014]圖2繪示圖1的部份SOI 二極管與一傳統SOI 二極管的電場分布比較圖。
[0015]圖3A繪示根據本發明第一實施例的另一部分SOI 二極管的示意圖，其中空氣層包括一圖案部鄰近第一摻雜區域。
[0016]圖3B繪示根據本發明第一實施例的再一部分SOI 二極管的示意圖，其中空氣層包括一圖案部鄰近第二摻雜區域。
[0017]圖3C繪示根據本發明第一實施例的又一部分SOI 二極管的示意圖，其中空氣層包括兩圖案部分別鄰近第一和第二摻雜區域。
[0018]圖4A?圖4D繪示根據本發明的高壓元件的絕緣層中，其中四個實施態樣的空氣層的不意圖。
[0019]圖5繪示本發明第二實施例的部分絕緣體上硅的一高壓IGBT元件的示意圖。
[0020]圖6繪示本發明第三實施例的部分絕緣體上娃的一高壓EDNM0S元件的示意圖。
[0021]圖7A至圖71繪示本發明實施例的一高壓二極管的一種制造方法的示意圖，其中是使用智能裁切SOI連接技術以形成部分絕緣體上硅。
[0022]【符號說明】
[0023]10:基板
[0024]101:基板的上表面
[0025]105:氫離子層
[0026]12:絕緣物
[0027]12a、12a’:第一氧化層
[0028]12b:第二氧化層
[0029]13:空氣層
[0030]130:主體
[0031]131:第一圖案部
[0032]131a:第一空氣區域
[0033]132:第二圖案部
[0034]132a:第二空氣區域
[0035]13C、13C-1、13C_2:通道
[0036]14:溝道
[0037]15:深阱
[0038]151:深阱的上表面
[0039]152:深阱的底面
[0040]16:第一阱
[0041]162:第一阱的側壁
[0042]17:第二阱
[0043]171:第二阱的側壁
[0044]18:場氧化物
[0045]21:第一摻雜區域
[0046]212:第一摻雜區域的側壁
[0047]22:第二摻雜區域
[0048]221:第二摻雜區域的側壁
[0049]23:第三摻雜區域
[0050]25:柵極層
[0051]P1、P2:位置
[0052]a、b、c、d:峰部
[0053]WA:第一晶圓
[0054]WB:第二晶圓
【具體實施方式】
[0055]本發明的實施例提出一種高壓元件及其制造方法。本發明的實施例是使用部分絕緣體上娃(partial SOI)以形成高壓功率元件，例如二極管(d1de)、雙極性結晶體管(bipolar junct1n transistor,BJT)、金屬氧化物半導體(metal oxide semiconductor,M0S)或絕緣極雙極型晶體管(insulated gate bipolar transistor, IGBT)。實施例中，一空氣層(air layer)是形成于基板上的絕緣物內，且空氣層鄰近于深阱的底面并與基板相隔開來。根據實施例，空氣層的形成會改變應用高壓元件的電場，例如提高接近一二極管的陽極(anode)處的電場強度,進而有效地增加應用高壓元件的崩潰電壓(breakdownvoltage)。再者,一些實施例中，空氣層可設計成與高壓元件外的氣壓相互連通，以解決傳統高壓元件產生的熱能大量累積的問題。經過適當的空氣層設計，高壓元件產生的熱可快速地散逸至元件外。據此，實施例的高壓元件可解決傳統元件的低崩潰電壓和熱累積的問題，其電性表現可以大幅改善。再者，實施例的高壓元件制造方法是采用一智能裁切S0I連接技術(smart cut SOI bonding technology)以形成部分絕緣體上娃，其工藝簡單且毋須使用耗時且昂貴的制造程序。
[0056]本發明的實施例可應用于制造許多不同型態的高壓元件。可應用的高壓元件包括有二極管(例如反馳二極管)、BJT、IGBT、和M0S例如增強擴散金屬氧化物半導體(enhanced diffused metal oxide semiconductor, EDNM0S)和橫向擴散金屬氧化物半導體(laterally diffused metal oxide semiconductor,LDM0S)。再者，實施例的高壓兀件的細部結構可能視實際應用的條件所需而做相應變化，因此以下實施例僅做說明而非限制本發明的高壓元件的結構和工藝。實施例中的敘述例如細部結構、制造程序和材料選擇，都是作說明之用，而非限制之用。
[0057]以下是提出實施例，配合圖標以詳細說明相關結構及其制造方法。然而本發明并不僅限于此。本發明并非顯示出所有可能的實施例。元件結構和制造方法可能會視實際應用實施例的高壓元件的型態、空氣層的圖案、和選擇制造程序的不同，而有所修飾和相應變化。因此可在不脫離本發明的精神和范圍內對結構加以變化與修飾，且選擇適當的工藝步驟，以符合實際應用的需要。因此，未于本發明提出的其他實施態樣也可能可以應用。再者，圖式上的尺寸比例并非按照實際產品等比例繪制。因此，說明書和圖示內容僅作敘述實施例的用，而非作為限縮本發明保護范圍之用。
[0058]<第一實施例>
[0059]圖1繪示本發明第一實施例的部分絕緣體上硅的一高壓二極管元件的示意圖。在第一實施例中，是以一高壓二極管(HV d1de)的結構做可應用本發明的一種高壓元件的相關說明。
[0060]如圖1所示，一高壓二極管至少包括一基板10、形成于基板10上的一絕緣物(insulat1n) 12、形成于該絕緣物內的一空氣層(air layer) 13、和形成于絕緣物12和空氣層13上的一深阱(de印well) 15。深阱15的一底面152是與基板10相隔開一距離。空氣層13可以被構建為一整片的空穴(blanket cavity)或是一氣孔圖案(air holepattern)，鄰近于深講15的底面152的空氣層13可調整兀件的電場分布。再者,空氣層13位于深阱15和基板10之間，且空氣層13與基板10相隔開來(即空氣層13與基板10以絕緣物12隔開)，例