一種高魯棒性的高壓靜電放電保護器件的制作方法
【技術領域】
[0001 ] 本發明涉及集成電路的可靠性領域，是關于一種高魯棒性的高壓靜電放電保護器件結構。
【背景技術】
[0002]ESD(Electro-Static Discharge)即靜電放電，是自然界中一種常見的現象，小到摩擦生電，大到電閃雷鳴，都屬于這個范疇。在集成電路制造、封裝、運輸、裝配等過程中，不可避免的都會受到ESD沖擊的影響，甚至導致失效。ESD引發的集成電路失效主要有兩個原因:介質擊穿和熱損毀。若無合理的鉗位電路，則過高的電場將導致柵輸入端出現介質擊穿。而熱損毀發生的根本原因則是ESD脈沖下瞬態大電流產生的巨大熱量。半導體(包括硅)不是良好的導熱材料，ESD電流在硅或互聯線中產生的熱量不能及時傳導出去，熱量積累之下芯片內部可能出現金屬或接觸孔熔化，導致開路或短路發生，或因為硅材料熔化導致雜質再分布、材料性能改變。靜電放電是造成大多數電子器件和半導體系統失效的主要原因，已成為近來半導體設計中備受關注的問題。
[0003]高壓功率集成電路是國家重要的支撐科技，與能源、環保、通訊、生命科學、材料和交通等關鍵性的科技領域息息相關。功率集成電路的設計水平直接決定著一個國家在電源管理、綠色照明和電機控制等領域的核心競爭力。高壓功率集成電路的ESD防護能力，對于系統的穩定性和可靠性起到了至關重要的作用。因此研究高壓功率集成電路ESD防護器件工作機理、優化器件ESD防護能力對高壓功率集成電路的設計具有十分重要的現實意義。當前大部分高壓ESD防護器件難以滿足ESD設計窗口的要求:如既要有高于工作電壓的維持電壓，又要有盡量低于柵氧擊穿電壓的觸發電壓。簡而言之，現有的高壓ESD防護電路缺乏能夠滿足窄小ESD設計窗口的強魯棒性的ESD防護器件。而且，由于許多功率集成電路產品常工作在比較“惡劣”的環境下(如高電壓、大電流、頻繁插拔及高低溫工作環境等)，使它們的ESD防護設計需要考慮更多因素，集中體現在高壓ESD防護器件需要具有良好的防誤觸發能力、抗閂鎖能力和強魯棒性等綜合性能。
[0004]高壓二極管作為一種最早使用的ESD防護器件，應用久遠而且廣泛，其結構簡單而有效，一直發揮著重要作用。高壓二極管的正向和反向工作狀態下均可以作為ESD保護工作方式。正向二極管通常以二極管串的形式存在，這是為了防止在電源電壓的正常工作時，二極管兩端的電壓超過其開啟電壓而導通，引起電路漏電問題的發生，但是在高壓情況下，二極管串一般不能滿足數量上的要求，因為高壓下，需要大量的二極管才能使其在正常工作條件下處于關斷狀態。因此，只考慮反向的二極管ESD性能。反向二極管作為ESD保護器件具有結構簡單，無折回，不會發生閂鎖的特點，同時，也由于其不發生Snapback，使其泄放電流時的電壓維持在較高水平，從而產生大量的焦耳熱，容易造成器件損毀，所以，相比于發生Snapback型器件其ESD能力相對較弱。于是為了提升器件的ESD能力常常采用加大器件面積的方法，但這樣會帶來成本的增加。高壓雙極型晶體管也是一種常用的ESD防護元件，當ESD沖擊到來時，反偏結間建立了一個很高的電場，器件發生雪崩擊穿產生大量電子空穴對，空穴被低電位的一端收集，由于體電阻的存在產生壓降，當BE結達到開啟電壓0.7V左右時，器件導通來泄放ESD電流。作為Snapback型器件，雙極型晶體管有較強的ESD電流泄放能力，但是由于其維持電壓一般低于高壓器件的工作電壓所以有很大的閂鎖風險。
[0005]圍繞著高壓工藝的靜電保護對觸發電壓、維持電壓、閂鎖風險以及較低的成本的要求，本文介紹了一種高魯棒性的高壓ESD保護器件，在同樣的尺寸下與傳統的高壓反偏二極管相比其二次擊穿電流更高，與傳統的高壓雙極型晶體管相比其閂鎖風險更低，能更好的符合ESD設計窗口的要求，具有良好的應用前景。
【發明內容】
[0006]本發明在不改變器件面積的基礎上，提供一種高魯棒性的高壓ESD保護器件結構，并且維持電壓可以調節以適應不同設計的要求。
[0007]本發明采用如下技術方案:
[0008]—種高魯棒性的高壓ESD保護器件，包括:P型襯底，在P型襯底上設有埋氧化層，在埋氧化層上設有N型外延層，在N型外延層的上部設有第一低壓N型阱、第一低壓P型阱，在第一低壓N型阱內設有N型陰區，在第一低壓P型阱內設有P型陽區，在N型外延層的上表面上設有場氧化層且所述場氧化層位于N型陰區與P型陽區之間，在N型陰區、場氧化層及P型陽區的上表面設有鈍化層，在N型陰區上連接有陰極金屬，在P型陽區上連接有陽極金屬，其特征在于，在第一低壓N型阱內設有P型注入效率調節阱，所述的N型陰區位于P型注入效率調節阱內。與現有技術相比，本發明具有如下優點:
[0009](1)本發明結構與圖1所示的傳統的高壓反偏二極管相比ESD電流泄放能力更強。本發明的器件結構在陰極增加了一個新的P型注入區12，器件的等效電路為如圖4所示的一個齊納二極管(二極管的陰極為N型陰區5，二極管的陽極為P型注入效率調節阱12)和基極浮空的PNP晶體管(PNP晶體管的發射極為P型注入效率調節阱12，基極為N型外延層3和第一低壓N型阱4組成的N型區域，集電極為第一低壓P型阱7)的串聯，器件內部存在一個基極浮空的PNP雙極型晶體管，從而具有更高的電流泄放能力。
[0010](2)本發明結構在擁有良好的電壓鉗位效果的同時還擁有低的閂鎖風險，能更好的符合ESD設計窗口的要求。所謂電壓鉗位即是將內部被保護電路的柵極輸入電壓鉗制在柵介質的擊穿電壓以下。如圖5所示，傳統的高壓反偏二極管在發生雪崩擊穿以后，二極管兩端電壓迅速增大很快超出內部被保護電路的柵極擊穿電壓，不能起到有效的保護作用。而本發明中的器件結構在發生雪崩擊穿以后，由于動態電阻比較小，維持電壓幅值變化不大，直到發生二次擊穿失效都沒有超過柵介質的擊穿電壓，所以電壓鉗位效果比較好。低的閂鎖風險要求器件的維持電壓高于內部被保護電路的工作電壓，如圖2所示的傳統的高壓PNP雙極型晶體管在發生雪崩擊穿以后由于會發生較強的回滯，維持電壓比較低會有較高的閂鎖風險，而本發明結構中存在的PNP雙極型晶體管由于其發射極摻雜濃度低于集電極摻雜濃度，使得PNP雙極型晶體管的維持電壓變大，而且本發明結構總的維持電壓還要加上齊納二極管的擊穿電壓，是PNP雙極型晶體管的維持電壓和齊納二極管的擊穿電壓兩者之和，進一步提高了維持電壓的值降低了閂鎖的風險。
[0011](3)本發明結構的維持電壓是可以調節