Mram器件形成工藝中的對準方法
【技術領域】
[0001] 本發明涉及磁性存儲器技術，尤其涉及一種MRAM器件形成工藝中的對準方法。
【背景技術】
[0002]與相變存儲器（Phase化ange RAM)、電阻存儲器（RRAM)等類似，磁阻隨機 存儲器（MRAM, Ma即eto resistive Random Access Memory)也是一種新興的非揮發性 (non-volatile)存儲器。磁隧道結（MTJ，Ma即eticl\mnel Junction)是 MRAM 器件中的數 據存儲單元。MRAM器件具有和傳統SRAM接近的就緒/寫入速度。MRAM器件比閃存（Flash) 的耐久性要好很多。但是，MRAM器件在比例縮放方面較弱。
[0003] 現有技術中，MTJ的形成過程通常是通過對MTJ層的刻蝕實現的，具體而言，利用 圖形化后的硬掩膜層對MTJ層進行刻蝕，形成一個或多個MTJ，形成的一個或多個MTJ與下 方的互連結構電連接。現有技術在形成MTJ時的對準過程如下=Mn ^ MTJ硬掩膜層^ Vm, 其中Mn表示MTJ下方的金屬互連層，Vm表示MTJ上方的互連層，也就是說，互連層要和MTJ 硬掩膜層對準，而MTJ硬掩膜層要和金屬互連層對準。由于MTJ層W金屬材料為主而且厚 度較厚，因此會形成遮擋，導致MTJ硬掩膜層無法透過MTJ層直接和下方的金屬層對準。
[0004] 現有技術主要利用金屬互連層中的互連結構來實現MTJ硬掩膜層和金屬互連層 之間的對準，參考圖1至圖3示出了一個具體的例子。
[0005] 參考圖1，提供半導體襯底，該半導體襯底可W包括基底10,位于基底10上形成有 介質層，該介質層為疊層結構，包括氮化娃層11 W及位于氮化娃層11上的氧化娃層12。氮 化娃層11和氧化娃層12中形成有銅互連結構14,氧化娃層12 W及銅互連結構14的上表 面覆蓋有TiN層13。該氮化娃層11、氧化娃層12、TiN層13 W及銅互連結構14共同構成 了金屬互連層。
[0006] 參考圖2,對半導體襯底進行刻蝕。具體而言，對TiN層13 W及氧化娃層12進行 刻蝕W形成刻蝕窗口，該刻蝕窗口暴露出銅互連結構14的頂部及部分側壁。由于暴露出的 銅互連結構14具有凹凸不平的形貌，因此可W用作對準標記。
[0007] 參考圖3,形成MTJ層15,該MTJ層15覆蓋刻蝕窗口內暴露出的銅互連結構14 W 及TiN層13。在刻蝕窗口范圍內，MTJ層15的表面形貌與其下方的銅互連結構14的表面 形貌相適應，也就是說MTJ層15也具有凹凸的表面形貌。
[0008] 仍然參考圖3,后續在MTJ層15上形成MTJ硬掩膜層，凹凸的MTJ層15可W作為 MTJ硬掩膜層和金屬互連層之間的對準標記。
[0009] 但是，采用上述方法，在形成刻蝕窗口時，暴露出的銅互連結構14會在刻蝕過程 中受到損傷，暴露出的銅互連結構14也會被氧化，送導致刻蝕窗口內作為對準標記的銅互 連結構14具有預料之外的形貌，從而導致后續的MTJ硬掩膜層無法和銅互連結構14所在 的金屬互連層對齊。另外，暴露出的銅互連結構14還會受到各種微粒的轟擊。
[0010] 解決上述問題最直接的方法是增加清洗（clean)工藝步驟W及控制從形成刻蝕 窗口至形成MTJ層之間的間隔時間（Q-time)。但是，在有些情況下該間隔時間是較難控制 的，例如MTJ層的形成工藝是外包的，增加清洗工藝步驟W及控制間隔時間的方法無法適 用。
【發明內容】
[0011] 本發明要解決的技術問題是提供一種MRAM器件形成工藝中的對準方法，能夠解 決互連結構損傷造成的對準問題，有利于提高對準精度。
[0012] 為解決上述技術問題，本發明提供了一種MRAM器件形成工藝中的對準方法，包 括：
[0013] 提供半導體襯底，該半導體襯底包括并列的器件區域和對準區域，該器件區域包 含至少一金屬互連層，該金屬互連層延伸至所述對準區域；
[0014] 對所述對準區域的半導體襯底進行刻蝕，形成具有凹凸形貌的對準圖形；
[0015] 形成磁隧道結層，該磁隧道結層覆蓋所述半導體襯底的器件區域和對準區域，所 述對準區域的磁隧道結層具有與所述對準圖形相適應的凹凸形貌；
[0016] 在所述磁隧道結層上形成掩膜層；
[0017] 利用所述對準區域的對準圖形進行光刻對準，W對所述硬掩膜層進行圖形化。
[0018] 根據本發明的一個實施例，所述對準圖形與所述金屬互連層之間具有預設的對準 關系。
[0019] 根據本發明的一個實施例，該方法還包括：測量所述硬掩膜層與所述金屬互連層 之間的對準偏差，在下一次利用所述對準區域的對準圖形進行光刻對準時，采用該對準偏 差進行補償。
[0020] 根據本發明的一個實施例，刻蝕形成所述對準圖形時采用的光刻工藝為ArF光刻 工藝。
[0021] 根據本發明的一個實施例，所述器件區域的金屬互連層內形成有一個或多個金屬 互連結構，所述對準區域的金屬互連層內不包含金屬互連結構。
[0022] 根據本發明的一個實施例，該方法還包括；W圖形化后的硬掩膜層為掩膜，對所述 磁隧道結層進行刻蝕，W形成一個或多個磁隧道結。
[0023] 根據本發明的一個實施例，所述器件區域內的金屬互連層上覆蓋有保護層。
[0024] 根據本發明的一個實施例，所述保護層的材料為TiN。
[00巧]與現有技術相比，本發明具有W下優點：
[0026] 本發明實施例的MRAM器件形成工藝中的對準方法中，在器件區域之外還設置并 列的對準區域，在該對準區域刻蝕形成凹凸形貌的對準圖形，后續利用該對準圖形作為對 準標記來實現硬掩膜層與金屬互連層之間的對準。由于該對準區域是額外設置的區域，因 而在刻蝕形成對準圖形時并不會損傷器件區域內的金屬互連結構，從而可W避免由此造成 的對準問題，而且也可W避免暴露的金屬互連結構被氧化或者受到其他微粒的損傷。
【附圖說明】
[0027] 圖1至圖3示出了現有技術的一種MRAM器件形成工藝中部分步驟對應的剖面結 構示意圖；
[0028] 圖4是本發明實施例的MRAM器件形成工藝中的對準方法的流程示意圖；
[0029] 圖5至圖10是本發明實施例的MRAM器件形成工藝中的對準方法的各步驟對應的 剖面結構示意圖。
【具體實施方式】
[0030] 下面結合具體實施例和附圖對本發明作進一步說明，但不應W此限制本發明的保 護范圍。
[0031] 參考圖4,本實施例的MRAM器件形成工藝中的對準方法包括如下步驟：
[0032]步驟Sll，提供半導體襯底，該半導體襯底包括并列的器件區域和對準區域，該器 件區域包含至少一金屬互連層，該金屬互連層延伸至所述對準區域；
[0033] 步驟S12,對所述對準區域的半導體襯底進行刻蝕，形成具有凹凸形貌的對準圖 形；
[0034] 步驟S13,形成磁隧道結層，該磁隧道結層覆蓋所述半導體襯底的器件區域和對準 區域，所述對準區域的磁隧道結層具有與所述對準圖形相適應的凹凸形貌；
[0035] 步驟S14,在所述磁隧道結層上形成掩膜層；
[0036] 步驟S15,利用所述對準區域的對準圖形進行光刻對準，W對所述硬掩膜層進行圖 形化。
[0037] 下面結合圖5至圖10進行詳細說明。
[0