金屬-絕緣體-金屬電容器結構的制作方法
【專利說明】金屬-絕緣體-金屬電容器結構
[0001]背景
[0002]領域
[0003]本公開的各方面一般涉及電容器，并且尤其涉及金屬-絕緣體-金屬(M頂)電容器結構。
【背景技術】
[0004]解耦電容器通常被使用在芯片中以濾除電源上的噪聲，其中解耦電容器被耦合在電源的兩個電源軌(例如，Vdd與Vss)之間。典型情況下，解耦電容器是使用包括兩個金屬層與部署在這兩個金屬層之間的介電層的金屬-絕緣體-金屬(MIM)電容器來實現的。
[0005]概述
[0006]以下給出對一個或多個實施例的簡化概述以提供對此類實施例的基本理解。此概述不是所有構想到的實施例的詳盡綜覽，并且既非旨在標識所有實施例的關鍵性或決定性要素亦非試圖界定任何或所有實施例的范圍。其唯一的目的是要以簡化形式給出一個或更多個實施例的一些概念以作為稍后給出的更加具體的說明之序。
[0007]根據一方面，提供了一種電容器結構。該電容器結構包括低壓電容器和高壓電容器。該低壓電容器包括從第一金屬層形成的第一電極、從第二金屬層形成的第二電極、從第三金屬層形成的第三電極、在第一與第二電極之間的第一介電層、以及在第二與第三電極之間的第二介電層。該高壓電容器包括從第一金屬層形成的第四電極、從第三金屬層形成的第五電極、以及在第四與第五電極之間的第三介電層，其中，該第三介電層比第一介電層或者第二介電層厚。
[0008]第二方面涉及一種電容器結構，其包括從第一金屬層形成的第一電極、從第二金屬層形成的第二電極、以及從第三金屬層形成的第三電極，其中第二與第三電極比第一與第二電極分隔得更遠。該電容器結構還包括在第一與第二電極之間的第一介電層、和在第二與第三金屬層之間的第二介電層，其中第二介電層具有比第一介電層更大的厚度。
[0009]第三方面涉及一種用于制造電容器結構的方法。該方法包括將第一金屬層沉積在第一絕緣層之上，從第一金屬層形成第一電極和第二電極，將第一介電層沉積在第一和第二電極之上，以及將第二金屬層沉積在第一介電層之上。該方法還包括從第二金屬層形成第三電極，其中，第三電極與第一電極交疊；以及將第二金屬層的與第二電極交疊的部分移除。該方法進一步包括將第二介電層沉積在第三電極和第一介電層之上，將第三金屬層沉積在第二介電層之上，并且從第三金屬層形成第四電極和第五電極，其中第四電極與第一和第三電極交疊，并且第五電極與第二電極交疊。
[0010]第四方面涉及一種用于制造電容器結構的方法。該方法包括將第一金屬層沉積在第一絕緣層之上，從第一金屬層形成第一電極，將第一介電層沉積在第一電極之上，將第二金屬層沉積在第一介電層之上，以及從第二金屬層形成第二電極。該方法還包括將第二介電層沉積在第二電極之上，其中第一和第二介電層具有不同的厚度。該方法還包括將第三金屬層沉積在第二介電層之上，并且從第三金屬層形成第三電極。
[0011]第五方面涉及一種設備。該設備包括用于衰減第一電源軌上的噪聲的裝置，以及用于衰減第二電源軌上的噪聲的裝置，其中這兩個裝置被集成在芯片上，并且第二電源軌耦合到比第一電源軌更高的電源電壓。
[0012]為能達成前述及相關目的，這一個或多個實施例包括在下文中充分描述并在權利要求中特別指出的特征。以下說明和所附插圖詳細闡述了這一個或更多個實施例的某些解說性方面。但是，這些方面僅僅是指示了可采用各個實施例的原理的各種方式中的若干種，并且所描述的實施例旨在涵蓋所有此類方面及其等效方案。
[0013]附圖簡述
[0014]圖1示出了 Μ頂電容器結構的示例。
[0015]圖2示出了根據本公開實施例的提供高壓電容器和低壓電容器二者的Μ頂電容器結構。
[0016]圖3示出了根據本公開的實施例的其中可制造圖2中的Μ頂電容器結構的芯片。
[0017]圖4示出了根據本公開另一實施例的提供高壓電容器和低壓電容器二者的Μ頂電容器結構。
[0018]圖5示出了根據本公開的實施例的其中可制造圖4中的Μ頂電容器結構的芯片。
[0019]圖6是根據本公開實施例的耦合到低壓電路的低壓電容器的電路圖。
[0020]圖7是根據本公開實施例的耦合到高壓電路的高壓電容器的電路圖。
[0021]圖8Α-8Κ解說了根據本公開實施例的用于制造圖2中的Μ頂電容器結構的示例性過程。
[0022]圖9Α-9Κ解說了根據本公開實施例的用于制造圖4中的Μ頂電容器結構的示例性過程。
[0023]圖10是根據本公開的一實施例的用于制造電容器結構的方法的流程圖。
[0024]圖11是根據本公開另一個實施例的用于制造電容器結構的方法的流程圖。
[0025]圖12示出了根據本公開實施例的從四個金屬層形成的低壓電容器。
[0026]圖13示出了根據本公開實施例的包括高壓電容器與低壓電容器二者的電容器結構。
[0027]詳細描述
[0028]以下結合附圖闡述的詳細描述旨在作為各種配置的描述，而無意表示可實踐本文中所描述的概念的僅有的配置。本詳細描述包括具體細節以便提供對各種概念的透徹理解。然而，對于本領域技術人員將顯而易見的是，沒有這些具體細節也可實踐這些概念。在一些實例中，以框圖形式示出眾所周知的結構與組件以避免煙沒此類概念。
[0029]解耦電容器通常被用以濾除電源上的噪聲，其中解耦電容器被耦合在電源的兩個電源軌(例如，Vdd與Vss)之間。圖1示出了當前用來實現解耦電容器的金屬-絕緣體(MIM)電容器結構110的示例。如圖1中所示，Μ頂電容器結構110可以被放置在處于互連金屬Μ8與Μ9之間的芯片的后端制程(BE0L)部分中。
[0030]ΜΙΜ電容器結構110包括頂部金屬層115、底部金屬層120以及部署在頂部與底部金屬層115與120之間的介電層117。頂部金屬層115通過第一通孔122被親合到第一電源軌130，并且底部金屬層120通過第二通孔127被耦合到第二電源軌132。第一電源軌130可以被耦合到電源的Vdd，并且第二電源軌127可以被耦合到電源的Vss。
[0031]圖1中所示的電容器結構110在單個芯片上僅支持兩種不同類型的電容器中的一種:具有低電容密度的高壓電容器或者具有高電容密度的低壓電容器。例如，高壓電容器可以被用在高壓應用中(例如，當電源被用來給I/O設備供電時)。為了實現高壓電容器，介電層117的厚度可以被增大。讓介電層117變得更厚允許Μ頂電容器結構110經受更高的電壓而不被擊穿。然而，這降低了 ΜΙΜ電容器結構110的電容密度。
[0032]低壓電容器可以被用在低壓應用中(例如，當電源被用來給核心設備供電時)。為了實現具有高電容密度的低壓電容器，介電層117的厚度可以被減小。使得介電層117更薄增加了 Μ頂電容器結構110的電容密度。然而，這降低了介電層117的擊穿電壓，這可能使得Μ頂電容器結構110不適于用于高壓應用。
[0033]當芯片設計者使用Μ頂電容器結構110來在芯片上實現解耦電容器時，芯片設計者只能從以下兩個選項中選擇一者:實現具有低電容密度的高壓電容器(通過增大介電層117的厚度)或者實現具有高電容密度的低電壓電容器(通過減小介電層117的厚度)。一旦選擇了其中一個選項，就必須對整個芯片實現該選項。這種辦法的問題在于，芯片可能包括高壓設備(例如，I/O設備)和低壓設備(例如，核心設備)二者。因此，想要能夠在同一芯片上提供具有低電容密度的高壓電容器與具有高電容密度的低壓電容器兩者的Μ頂電容器結構。
[0034]本公開的實施例提供了相比于圖1中所示的Μ頂電容器結構110而言能夠使用一個附加金屬層來在同一芯片上提供具有高電容密度的低壓電容器以及高壓電容器二者的ΜΙΜ電容器結構。
[0035]以下，圖2示出了根據本公開的一實施例的Μ頂電容器結構210。如以下進一步所討論的，Μ頂電容器結構210可以被用來在同一芯片上使用三個金屬層L1、L2與L3來實現低壓電容器212和高壓電容器250 二者。每一個金屬層可包括鈦(Ti)、氮化鈦、鉭(Ta)、氮化鉭(TaN)、銅(Cu)、另一種類型的金屬、或者其任何組合。
[0036]在圖2中，第一與第三金屬層L1與L3分別是這三個金屬層L1、L2與L3中的最底層與最頂層，并且第二金屬層L2是中間金屬層。在該實施例中，該芯片的電源具有低電源電壓Vdd-低(例如，用于對核心設備供電)以及高電源電壓Vdd-高(例如，用于對I/O設備供電)，其中Vdd-高高于Vdd-低。例如，Vdd-高可以是Vdd-低的兩倍那樣高或者更高。
[0037]低壓電容器212包括從第一金屬層L1形成的第一電極215、從第二金屬層L2形成的第二電極220、以及從第三金屬層L3形成的第三電極225。第一、第二和第三電極215、220和225可以通過使用定義第一、第二和第三電極215、220和225的掩模(例如，光刻掩模)來圖案化第一、第二和第三金屬層L1、L2和L3來形成。以下提供了用于從金屬層形成電極的過程的不例。低壓電容器212還包括部署在第一與第