內存裝置及其制造方法
【技術領域】
[0001]本發明是有關于一種半導體裝置，且特別是關于一種內存裝置及其制造方法。
【背景技術】
[0002]請參閱圖1，其為先前技術中的一種非易失性內存裝置10的示意圖。非易失性內存裝置10包含內存胞元101。內存胞元101包含半導體基板11、輕摻雜層12、源極13、漏極14、隔離介電層15、氧化物層16、電荷捕捉層17、氧化物層18、柵極19、和介電層1A。輕摻雜層12設置于半導體基板11上。源極13和漏極14均設置于輕摻雜層12中。隔離介電層15設置于源極13和漏極14上，且耦合于氧化物層16、電荷捕捉層17、氧化物層18、和柵極19。
[0003]氧化物層16設置于輕摻雜層12上，且位于源極13和漏極14之間。電荷捕捉層17設置于氧化物層16上。氧化物層18設置于電荷捕捉層17上。柵極19設置于氧化物層18上。介電層1A設置于柵極19和隔離介電層15上。通常，半導體基板11、氧化物層16、電荷捕捉層17、氧化物層18、和柵極19分別為P型硅基板、氧化硅層、氮化硅層、氧化硅層、和多晶娃極極，以形成 S0N0S(Silic1n-Oxide-Nitride-Oxide-Silic1n)結構。
[0004]電荷捕捉層17是用來捕捉和儲存電荷以表示數字數據1或是0。借由氧化物-氮化物-氧化物(0xide-Nitride-0xide，0N0)結構，非易失性內存裝置10的內存胞元101能夠儲存二位數據。
[0005]然而，具有該S0N0S結構的非易失性內存裝置10在發展上遇到一些挑戰。相較于薄柵極CMOS晶體管，平面型S0N0S非易失性內存胞元具有比較厚的0N0結構，因此比較難以縮小尺寸。對于該S0N0S非易失性內存胞元的發展限制主要是由短通道效應所導致。因此，需要一種新的內存裝置及其制造方法。
【發明內容】
[0006]本發明的目的在于提供一種內存裝置及其制造方法，以改善短通道效應，使得內存裝置的信道長度不受柵極臨界尺寸的影響，增加其通道長度。
[0007]本發明的目的是采用以下技術方案來實現的。依據本發明提出的一種內存裝置，包含:基板；柱狀通道層，設置于該基板上，且包含周邊側壁；以及電荷捕捉層，圍繞該柱狀通道層的該周邊側壁。
[0008]本發明的目的還可采用以下技術措施進一步實現。
[0009]較佳的，前述的內存裝置，其中所述的該基板包含:本體部分，包含臺面和相鄰于該臺面的凹槽；輕摻雜區，設置于該臺面上，且包含頂表面和底表面；以及隔離介電層，設置于該凹槽上，且包含頂表面，其中該隔離介電層的該頂表面高于該輕摻雜區的該底表面，且低于該輕摻雜區的該頂表面；該內存裝置更包含:條狀漏/源極，設置于該輕摻雜區和該柱狀通道層之間；帽層漏/源極，設置于該柱狀通道層上，且包含周邊側壁和相鄰于該周邊側壁的頂表面，其中該電荷捕捉層更圍繞該帽層漏/源極的該周邊側壁，且該臺面、該輕摻雜區、該條狀漏/源極、該柱狀通道層、和該帽層漏/源極排列成一條直線；第一氧化物層，設置于該電荷捕捉層和該條狀漏/源極、該電荷捕捉層和該柱狀通道層、以及該電荷捕捉層和該帽層漏/源極之間；第二氧化物層，設置于該電荷捕捉層上；以及柵極，設置于該第二氧化物層上，且圍繞該柱狀通道層的該周邊側壁和該帽層漏/源極的該周邊側壁。
[0010]較佳的，前述的內存裝置，其中所述的該條狀漏/源極包含頂表面、第一側壁、和在該條狀漏/源極的該第一側壁對面的第二側壁，其中該條狀漏/源極的該頂表面包含與該柱狀通道層接觸的第一子表面、和延伸自該第一子表面的第二子表面與第三子表面，且該第二與該第三子表面是位于該柱狀通道層的不同側；以及該電荷捕捉層覆蓋該帽層漏/源極的該頂表面、該條狀漏/源極的該第一側壁、該第二側壁和該第二與該第三子表面、以及該隔離介電層的該頂表面。
[0011]本發明的目的還采用以下技術方案來實現。依據本發明提出的一種制造內存裝置的方法，其包含下列步驟:提供工件，其中該工件包含具有側壁的條狀漏/源極材料區、設置于該條狀漏/源極材料區上的通道材料區、和覆蓋該條狀漏/源極材料區的該側壁的隔離介電材料區；以及借由移除該通道材料區的特定部分和該隔離介電材料區的特定部分，暴露該條狀漏/源極材料區的該側壁、且使該通道材料區的留存部分形成柱狀通道層。
[0012]本發明的目的還可采用以下技術措施進一步實現。
[0013]較佳的，前述的方法，其中所述的提供該工件的步驟包含下列子步驟:提供基板；在該基板上形成第一介電層；在該第一介電層下的該基板中形成輕摻雜層，以在該輕摻雜層下形成該基板的第一留存部分；在該第一介電層下的該輕摻雜層中形成第一漏/源極材料層，以在該第一漏/源極材料層下形成該輕摻雜層的第一留存部分，其中該輕摻雜層的該留存部分包含頂表面和底表面；移除該第一介電層；在該第一漏/源極材料層上形成非晶硅層；在該非晶硅層上形成硬式屏蔽層；借由圖案化該硬式屏蔽層而移除該硬式屏蔽層的特定部分、該非晶硅層的特定部分、該第一漏/源極材料層的特定部分、該輕摻雜層的該第一留存部分的子部分、和該基板的該第一留存部分的子部分，以形成第一溝槽結構、該硬式屏蔽層的留存部分、該非晶硅層的該第一留存部分、該第一漏/源極材料層的留存部分、該輕摻雜層的第二留存部分、以及該基板的第二留存部分，其中該非晶硅層的該第一留存部分包含頂表面和具有該頂表面的上部，且該第一漏/源極材料層的該留存部分包含頂表面和側壁；用隔離介電結構填滿該溝槽結構；借由移除該隔離介電結構的特定部分和該硬式屏蔽層的該留存部分而暴露該非晶硅層的該第一留存部分的該頂表面并形成該隔離介電結構的第一留存部分，其中該隔離介電結構的該第一留存部分包含頂表面和側壁，且該非晶硅層的該第一留存部分的該頂表面與該隔離介電結構的該第一留存部分的該頂表面齊平；以及在該非晶硅層的該第一留存部分的該上部中形成第二漏/源極材料層，以在該第二漏/源極材料層下形成該非晶硅層的第二留存部分，以形成該工件，其中:該第二漏/源極材料層包含頂表面；該第一漏/源極材料層的該留存部分、和該非晶硅層的該第二留存部分分別是該條狀漏/源極材料區和該通道材料區；以及該第一漏/源極材料層的該留存部分的該側壁是該條狀漏/源極材料區的該側壁，且耦合于該隔離介電結構的該第一留存部分的該側壁。
[0014]較佳的，前述的方法，其中所述的形成該柱狀通道層的步驟包含下列子步驟:在該第二漏/源極材料層的該頂表面和該隔離介電結構的該第一留存部分的該頂表面上形成光刻膠圖案層，以暴露該第二漏/源極材料層的該頂表面的相關部分；借由該光刻膠圖案層，移除該第二漏/源極材料層的特定部分、和該非晶硅層的該第二留存部分的子部分，以形成第二溝槽結構、且暴露該第一漏/源極材料層的該留存部分的該頂表面的相關部分；移除該光刻膠圖案層；以及借由移除該隔離介電結構的該第一留存部分的子部分，形成第三溝槽結構、該第二漏/源極材料層的留存部分、該柱狀通道層、以及該隔離介電結構的第二留存部分，且暴露該第一漏/源極材料層的該留存部分的該側壁，其中該柱狀通道層包含周邊側壁，該第二漏/源極材料層的該留存部分包含頂表面和周邊側壁，該隔離介電結構的該第二留存部分包含頂表面，且該隔離介電結構的該第二留存部分的該頂表面高于該輕摻雜層的該留存部分的該底表面、并低于該輕摻雜層的該留存部分的該頂表面；該方法更包含下列步驟:在該第二漏/源極材料層的該留存部分的該頂表面與該周邊側壁、該柱狀通道層的該周邊側壁、該第一漏/源極材料層的該留存部分的該頂表面的該相關部分、該第一漏/源極材料層的該留存部分的該側壁、和該隔離介電結構的該第二留存部分的該頂表面上，形成第一氧化物層；在該第一氧化物層上形成電荷捕捉材料層；在該電荷捕捉材料層上形成第二氧化物層；以及在該第二氧化物層上形成柵極。
[0015]本發明的目的還采用以下技術方案來實現。依據本發明提出的一種內存裝置，其包含:基板；條狀漏/源極，設置于該基板上；以及柱狀通道層，設置于該條狀漏/源極上。
[0016]本發明的目的還可采用以下技術措施進一步實現。
[0017]較佳的，前述的內存裝置，其中所述的該基板包含:本體部分，包含臺面和相鄰于該臺面的凹槽；輕摻雜區，設置于該臺面上，且包含頂表面和底表面；以及隔離介電層，設置于該凹槽上，且包含頂表面，其中該隔離介電層的該頂表面高于該輕摻雜區的該底表面，且低于該輕摻雜區的該頂表面；以及該條狀漏/源極設置于該輕摻雜區和該柱狀通道層之間。
[0018]較佳的，前述的內存裝置，其更包含:帽層漏/源極，設置于該柱狀通道層上，且包含周邊側壁和相鄰于該周邊側壁的頂表面，其中該臺面、該輕摻雜區、該條狀漏/源極、該柱狀通道層、以及該帽層漏/源極排列成一條直線；電荷捕捉層，圍繞該柱狀通道層的該周邊側壁和該帽層漏/源極的該周邊側壁；第一氧化物層，設置于該電荷捕捉層和該條狀漏/源極、該電荷捕捉層和該柱狀通道層、以及該電荷捕捉層和該帽層漏/源極之間；第二氧化物層，設置于該電荷捕捉層上；以及柵極，設置于該第二氧化物層上，且圍繞該柱狀通道層的該周邊側壁和該帽層漏/源極的該周邊側壁。
[0019]較佳的，前述的內存裝置，其中所述的該條狀漏/源極包含頂表面、第一側壁、和在該條狀漏/源極的該第一側壁對面的第二側壁，其中該條狀漏/源極的該頂表面包含與該柱狀通道層接觸的第一子表面、和延伸自該第一子表面的第二子表面與第三子表面，且該第二與該第三子表面是位于該柱狀通道層的不同側；以及該電荷捕捉層覆蓋該帽層漏/源極的該頂表面、該條狀漏/源極的該第一側壁、該第二側壁和該第二與該第三子表面、以及該隔離介電層的該頂表面。<