用于光刻疊對制作工藝的非對稱補償方法
【技術領域】
[0001]本發明涉及一種補償方法，且特別是涉及一種用于光刻疊對制作工藝的非對稱補償方法。
【背景技術】
[0002]光刻疊對制作工藝是指半導體制作工藝中層對層之間的疊對制作工藝。依據電路線寬等特性，在芯片制造過程或制作工藝整合過程中，將龐雜的電路走線區分為不同光掩模層后進行曝光顯影并疊置形成于芯片上。然而步進機臺、晶片本身以及制作工藝環境都會造成層間光掩模圖案疊合時產生位移和誤差，這稱為疊對誤差。并且，隨著關鍵尺寸不斷縮小、晶片尺寸變大以及光掩模數目的增加，光刻疊對誤差容忍度也越來越嚴苛。當光刻制作工藝的疊對誤差超過誤差容忍度時，則層間設計電路可能因為位移發生斷路或是短路而無法通過電性測試而報廢，進而影響產品良率。
[0003]對于傳統光刻疊對(overlay)制作工藝而言，一般只提供對稱的補償方式來調整參數進而降低疊對誤差。然而半導體制作工藝中，芯片上所具有的龐雜電路走線區大多包含有長寬相等的對稱電路區域與長寬不等的不對稱電路區域。傳統的對稱補償方式為針對X軸偏移量(offset)與y軸偏移量進行相同參數的補償，此種補償方式僅適用于對長寬相等的對稱電路區域進行光刻疊對的制作工藝中。但傳統的對稱補償方式并無法滿足長寬不等的不對稱電路區域對于補償后的精確度的要求。換句話說，對于具有長寬不等的不對稱電路區域的芯片而言，對X軸偏移量與1軸偏移量進行相同參數的補償方式并無法降低疊對誤差。
[0004]有鑒于此，仍有必要提出一種新的補償方式，以降低具有非對稱電路區域的芯片于光刻疊對制作工藝之后的疊對誤差。
【發明內容】
[0005]本發明的目的在于提出一種用于光刻疊對制作工藝的非對稱補償方法，以提升元件于光刻疊對制作工藝后的良率。
[0006]為達上述優點或其他優點，本發明提出一種用于光刻疊對制作工藝的非對稱補償方法，包括:提供第一基板，上述第一基板具有電路布局、第一光掩模圖與第二光掩模圖，其中第一光掩模圖與第二光掩模圖依序疊置于電路布局上，且第一光掩模圖與第二光掩模圖相對于電路布局具有X軸向可容許偏差范圍與y軸向可容許偏差范圍，其中X軸向可容許偏差范圍不等于y軸向可容許偏差范圍；獲取第一光掩模圖相對于第二光掩模圖的座標偏移量；以及計算座標偏移量相對上述X軸向可容許偏差范圍與上述1軸向可容許偏差范圍的偏移差值，并將第一倍數的上述座標偏移量與第二倍數的上述偏移差值進行加總，以獲得X軸向補償參數與1軸向補償參數作為最終補償參數。
[0007]本發明另提出一種用于光刻疊對制作工藝的非對稱補償方法，包括:提供第一基板，上述第一基板具有電路布局、第一光掩模圖與第二光掩模圖，其中第一光掩模圖與第二光掩模圖依序疊置于電路布局上，且第一光掩模圖與第二光掩模圖分別相對于電路布局具有X軸向可容許偏差范圍與1軸向可容許偏差范圍，上述X軸向可容許偏差范圍不等于上述y軸向可容許偏差范圍；獲取第一光掩模圖相對于第二光掩模圖的第一 X軸向偏移量與第一 1軸向偏移量；比對上述第一 X軸向偏移量與上述第一 1軸向偏移量是否分別落入上述的X軸向可容許偏差范圍內與上述的1軸向可容許偏差范圍內；計算上述第一 X軸向偏移量與上述第一 y軸向偏移量分別相對于上述X軸向可容許偏差范圍與上述1軸向可容許偏差范圍的偏移差值，以獲得第二X軸向偏移量與第二y軸向偏移量；以及以第一倍數的第一 X軸向偏移量與第二倍數的第二 X軸向偏移量的總合，與第一倍數的第一 1軸向偏移量與第二倍數的第二 1軸向偏移量的總合，做為X軸向與y軸向的最終補償參數，其中若第一X軸向偏移量及/或第一1軸向偏移量分別落入X軸向可容許偏差范圍內與1軸向可容許偏差范圍內，則第二 X軸向偏移量及/或第二1軸向偏移量分別為零。
[0008]綜上所述，本發明的用于光刻疊對制作工藝的非對稱補償方法，適用于在對具有長、寬不對稱元件區的電路布局的基板或晶片進行后續的光刻疊對制作工藝的過程中，進行非對稱的補償，以使得于光刻疊對制作工藝中所形成的數個光掩模圖可以相對精確的相互疊置于所期望的電路布局的區域中，進而提升產品良率。
[0009]為讓本發明的上述和其他目的、特征和優點能更明顯易懂，下文特舉優選實施例，并配合所附的附圖，作詳細說明如下。
【附圖說明】
[0010]圖1為本發明的一實施例所繪示的用以解說本發明的用于光刻疊對制作工藝的非對稱補償方法的基板示意圖。
[0011]符號說明
[0012]110:第一基板
[0013]120:電路布局
[0014]121:第一元件區
[0015]122:第二條狀元件區
[0016]ΙδΟ:溝槽
[0017]130:第一光掩模圖
[0018]140:第二光掩模圖
[0019]±rx:x軸向可容許偏差范圍
[0020]±ry:y軸向可容許偏差范圍
[0021](aix, biy):座標偏移量
[0022](cjx, djy):偏移差值
【具體實施方式】
[0023]為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一步的詳細描述。
[0024]圖1為根據本發明的一實施例所繪示的用以解說本發明的用于光刻疊對制作工藝的非對稱補償方法的基板示意圖。請參照圖1。本發明的用于光刻疊對制作工藝的非對稱補償方法包括:首先，提供第一基板110，其中第一基板110上具有電路布局120、第一光掩模圖130與第二光掩模圖140，且第一光掩模圖130與第二光掩模圖140依序疊置于電路布局120上。上述第一光掩模圖130相對于電路布局120具有X軸向可容許偏差范圍±rx與y軸向可容許偏差范圍±ry,且第二光掩模圖140相對于電路布局120也具有x軸向可容許偏差范圍±rx與y軸向可容許偏差范圍±ry，其中上述X軸向可容許偏差范圍±rx不等于y軸向可容許偏差范圍土ry。
[0025]上述電路布局120例如具有多個第一元件區121與多個第二條狀元件區122，如圖1所示。上述多個第二條狀元件區122配置于橫向的兩相鄰第一元件區121之間，且縱向的兩相鄰第一元件區121之間間隔有溝槽150。上述第一元件區121的形狀具有不對稱的長度與寬度，例如是長方形。因此，第一光掩模圖130的至少一端點與第二光掩模圖140的至少一端點是被期望能位于第一元件區121的范圍內，而不要位于第二條狀元件區122的范圍內。此外，由于第一元件區121的形狀具有不對稱的長度與寬度，因此第一光掩模圖130的端點相對于電路布局120，以及第二光掩模圖140的端點相對于電路布局120，則分別具有不相等的X軸向可容許偏差范圍土^與7軸向可容許偏差范圍土ry。值得一提的是，圖1的基板示意圖僅用來解說本發明的非對稱補償方法，但并不表示本發明的非對稱補償方法只適用在具有圖1的電路布局的基板。
[0026]請繼續參照圖1。在提供第一基板110之后，接下來，獲取第一光掩模圖130相對于第二光掩模圖140的座標偏移量(aix, biy),上述座標偏移量(aix, biy)包括第一 x軸向偏移量aix與第一 y軸向偏移量biy。
[0027]請繼續參照圖1。在獲取座標偏移量(alx，bly)之后，接下來，比對第一 X軸向偏移量alx是否落入X軸向可容許偏差范圍±rx內，以及比對第一 y軸向偏移量bly是否落入y軸向可容許偏差范圍±ry內。并且，計算座標偏移量(aix, biy)中的第一 X軸向偏移量aix與第一 y軸向偏移量bly相對于X軸向可容許偏差范圍土^與7軸向可容許偏差范圍±ry的偏移差值(cjx, djy),以獲得第二 X軸向偏移量cjx與第二 y軸向偏移量djy。其中若第一 X軸向偏移量aix落入X軸向可容許偏差范圍±rx內，則第二 X軸向偏移量cjx的數值為零。若第一 y軸向偏移量bly落入y軸向可容許偏差范圍±ry內，則第二 y軸向偏移量djy的數值為零。上述c]x、d]y的數值可依據下列運算式來進行運算:
[0028]在aix 彡 0 的情況下:若 aix>rx,則 c jx = aix-rx,但若 aix ( rx,則 c jx = 0 ；
[0029]在biy 彡 0