半導體處理的制作方法
【專利說明】半導體處理
[0001]分案串請的相關信息
[0002]本案是分案申請。該分案的母案是申請日為2010年3月11日、申請號為201080014671.3、發明名稱為“半導體處理”的發明專利申請案。
技術領域
[0003]本發明大體來說涉及半導體存儲器裝置、方法及系統，且更特定來說，涉及用于半導體處理的裝置、方法及系統。
【背景技術】
[0004]通常將存儲器裝置提供為計算機或其它電子裝置中的內部半導體集成電路。存在許多不同類型的存儲器，包含隨機存取存儲器(RAM)、只讀存儲器(R0M)、動態隨機存取存儲器(DRAM)、同步動態隨機存取存儲器(SDRAM)、快閃存儲器及電阻可變存儲器，以及其它存儲器。
[0005]電阻可變存儲器的類型包含可編程導體存儲器、相變隨機存取存儲器(PCRAM)及電阻式隨機存取存儲器(RRAM)，以及其它存儲器。PCRAM存儲器裝置的物理布局可類似于DRAM裝置的物理布局，其中DRAM單元的電容器由相變材料(例如，鍺銻碲化物(GST))取代。舉例來說，RRAM存儲器裝置的物理布局可包含若干個存儲器單元，所述存儲器單元包含可變電阻器薄膜(例如，巨磁阻材料)，所述可變電阻器薄膜可連接到存取裝置(例如，二極管、場效晶體管(FET)或雙極結晶體管(BJT))。
[0006]PCRAM裝置的存儲器單元材料(例如，GST)可以非晶較高電阻狀態或結晶較低電阻狀態存在。PCRAM單元的電阻狀態可通過向所述單元施加能量源(例如，電流脈沖或光脈沖，以及其它能量源)來變更。舉例來說，PCRAM單元的電阻狀態可通過用編程電流加熱所述單元來變更。此導致將PCRAM單元編程為特定電阻狀態，其可對應于數據狀態。在二進制系統中，舉例來說，非晶較高電阻狀態可對應于數據狀態1，且結晶較低電阻狀態可對應于數據狀態0。然而，可顛倒對這些對應數據狀態的選擇，即，在其它二進制系統中，非晶較高電阻狀態可對應于數據狀態0，且結晶較低電阻狀態可對應于數據狀態1。RRAM單元(例如，可變電阻器薄膜)的電阻狀態可通過跨越所述膜施加正及/或負電脈沖而增加及/或減小。此可導致將RRAM單元編程為特定電阻狀態。
[0007]用于處理(例如，制作)存儲器(例如，電阻可變存儲器)的方法可包含化學氣相沉積(CVD)及原子層沉積(ALD)，以及其它方法。CVD可包含在室中混合若干個反應物以形成材料(例如，電阻可變材料)，其隨后跨越若干個半導體結構及/或襯底的經暴露表面沉積。ALD可包含通過在室中重復地沉積單原子層來形成材料薄膜。舉例來說，ALD可包含個別地沉積若干個反應物(例如，前驅物)，所述反應物原位反應以跨越若干個半導體結構及/或襯底形成所期望材料(例如，電阻可變材料)膜。
[0008]更具體來說，ALD可包含在室中引入第一反應物，所述第一反應物與若干個結構及/或襯底反應以跨越所述結構及/或襯底形成自限制層。在形成所述層之后，可從所述室排空多余的第一反應物，且隨后可在所述室中引入第二反應物。所述第二反應物可與所述層反應以將所述層轉換成所述結構及/或襯底上方的所期望材料(例如，電阻可變材料)層。
【發明內容】
【附圖說明】
[0009]圖1A圖解說明襯底上的結構的示意性橫截面視圖，其中硅層位于所述結構上。
[0010]圖1B圖解說明襯底上的結構的示意性橫截面視圖，其中硅層位于所述結構上且開口穿過所述硅層且進入到所述結構中。
[0011]圖1C圖解說明襯底上的結構的示意性橫截面視圖，其中硅層位于所述襯底上且電阻可變材料位于穿過所述硅層且進入到所述結構中的開口中。
[0012]圖1D圖解說明襯底上的結構的示意性橫截面視圖，其中硅層位于所述襯底上、電阻可變材料位于穿過所述硅層且進入到所述結構中的開口中且帽蓋位于所述硅層及所述電阻可變材料上。
[0013]圖1E圖解說明襯底上的結構的示意性橫截面視圖，其中硅層位于所述結構上、電阻可變材料位于穿過所述硅層且進入到所述結構中的開口中且帽蓋位于所述硅層及所述電阻可變材料上，其中移除所述帽蓋的若干個部分。
[0014]圖2是圖解說明在根據本發明的若干個實施例處理的半導體裝置的若干個深度處的若干個元素的原子百分比的測試結果的曲線圖。
【具體實施方式】
[0015]本文中描述用于半導體處理的裝置、方法及系統。若干個半導體處理方法實施例可包含:在結構上形成硅層；形成穿過所述硅層且進入到所述結構中的開口 ；及在所述開口中選擇性地形成電阻可變材料以使得所述電阻可變材料不形成于所述硅層上。
[0016]在本發明的以下詳細說明中，參考形成本發明的一部分的隨附圖式，且在所述圖式中以圖解說明方式顯示可如何實踐本發明的若干個實施例。充分詳細地描述這些實施例以使所屬領域的技術人員能夠實踐本發明的一個或一個以上實施例，且應理解，可利用其它實施例且可在不背離本發明的范圍的情況下做出過程、電、或機械改變。
[0017]如將了解，可添加、互換及/或消除本文中各種實施例中所示的元件以便提供本發明的若干個額外實施例。另外，如將了解，圖中所提供的元件的比例及相對標尺是打算圖解說明本發明的實施例而不應視為具有限制意義。
[0018]如本文中所用，“若干個”某物可指一個或一個以上此類事物。舉例來說，若干個存儲器裝置可指一個或一個以上存儲器裝置。
[0019]圖1A圖解說明襯底102上的結構104的示意性橫截面視圖，其中硅層106位于結構104上。襯底102可為例如基底半導體層的半導體襯底(例如，半導電晶片上的下伏硅材料層)及/或其上形成有若干個結構、層及/或區域的半導體襯底。舉例來說，襯底102可為二氧化硅(Si02)。然而，本發明的實施例并不限于此。舉例來說，襯底102不必為基于娃的。襯底102也可包含半導電晶片，例如，襯底102可為半導電晶片的一部分。
[0020]在圖1A中所圖解說明的實施例中，顯示結構104形成(例如，沉積)于襯底102上。如所屬領域的技術人員將了解，結構104可以若干種方式形成于襯底102上，所述方式包含化學氣相沉積（CVD)及原子層沉積（ALD)，以及其它方法。舉例來說，結構104可為形成于襯底102上的氮化硅（Si3N4)堆疊。然而，本發明的實施例并不限于此。舉例來說，在若干個實施例中，結構104可為半導體襯底（例如，襯底102)的一部分（例如，層或區域）。結構104也可包含若干個層或區域，例如，結構104可包含若干種不同材料。
[0021]如圖1A中所示，硅層106形成（例如，沉積）于結構104上。舉例來說，硅層106可為薄硅膜。如所屬領域的技術人員將了解，硅層106可以若干種方式形成于結構104上，所述方式包含CVD及ALD，以及其它方法。
[0022]在圖1A中所圖解說明的實施例中，襯底102包含電極108。如所屬領域的技術人員將了解，電極108可在結構104形成于襯底102上之前形成于襯底102中。電極108包含鄰近于結構104設置的表面110。
[0023]圖1B圖解說明襯底102上的結構104的示意性橫截面視圖，其中硅層106位于結構104上且開口（例如，圓柱形容器)112穿過硅層106且進入到結構104中。可通過移除硅層106及結構104的一部分來形成開口 112。移除硅層106及結構104的所述部分（例如，形成開口 112)可包含（舉例來說）若干種遮蔽技術，如所屬領域的技術人員知曉及理解的技術。
[0024]如圖1B中所示，電極108的表面110界定開口 112的底部。此外，結構104的表面114及硅層106的表面116界定開口 112的第一側壁，且結構104的表面118及硅層106的表面120界定開口 112的第二側壁。雖然圖1B中所示的開口 112的側壁彼此平行，但本發明的實施例并不限于此。舉例來說，開口 112可具有除圖1B中所示的形狀以外的形狀。
[0025]在圖1B中所圖解說明的實施例中，電極108的界定開口 112的底部的表面與圖1A中鄰近于結構104設置的表面為同一表面，例如，表面110為界定開口 112的底部的表面且為圖1A中鄰近于結構104設置的表面。然而，本發明的實施例并不限于此，例如，界