用于rram的保護側壁技術的制作方法
【技術領域】
[0001]本發明涉及集成電路器件，更具體地，涉及用于RRAM的保護側壁技術。
【背景技術】
[0002]在現代集成電路中，金屬-絕緣體-金屬(ΜΠ1)電容器結構的使用近年來已變得普遍。Μ頂電容器結構在一些實踐中被用作電容元件；且在已經完成前段制程(FE0L)處理之后，在后段制程(BE0L)處理中形成。換言之，Μ頂電容器結構在位于半導體襯底上方的水平面中延伸的金屬互連層中或上方形成，其中，有源器件已經形成在該半導體襯底中。
[0003]然而，Μ頂電容器結構并不局限于電容器應用，而是還用于電阻式隨機存取存儲器(RRAM)器件。這些RRAM器件包括放置在頂部和底部RRAM電極之間的可變電阻介電層。本發明涉及改進的RRAM器件以及制造和操作這種器件的方法。
【發明內容】
[0004]為了解決現有技術中存在的問題，本發明提供了一種電阻式隨機存取存儲器(RRAM)，包括:RRAM底部金屬電極；可變電阻介電層，布置在所述RRAM底部金屬電極上方；RRAM頂部金屬電極，布置在所述可變電阻介電層上方；覆蓋層，布置在所述RRAM頂部金屬電極上方，其中，所述覆蓋層的下表面和所述RRAM頂部金屬電極的上表面在界面處接觸；以及保護側壁，鄰近所述RRAM頂部金屬電極的外側壁，所述保護側壁具有與所述RRAM頂部金屬電極的上表面接觸所述覆蓋層的下表面的界面至少基本對準的上表面。
[0005]在上述RRAM中，其中，所述RRAM頂部金屬電極由包括金屬組分的第一材料制成，并且所述保護側壁由包括所述金屬組分和氧化物或氮化物組分的第二材料制成。
[0006]在上述RRAM中，其中，所述RRAM頂部金屬電極包括:包括鈦(Ti)的下RRAM頂部金屬電極；以及布置在所述下RRAM頂部金屬電極上方的上RRAM頂部金屬電極，其中，所述上RRAM頂部金屬電極包括TiN或TaN。
[0007]在上述RRAM中，其中，所述保護側壁具有從所述RRAM頂部金屬電極的外側壁的外表面垂直地測量的在從5埃至70埃的范圍內的寬度。
[0008]在上述RRAM中，其中，所述可變電阻介電層包括氧化鉿(Hf02)。
[0009]在上述RRAM中，其中，所述RRAM底部金屬電極包括:包括氮化鉭(TaN)的下RRAM底部金屬電極；以及布置在所述下RRAM底部金屬電極上方的上RRAM底部金屬電極，其中，所述上RRAM底部金屬電極包括TiN。
[0010]在上述RRAM中，其中，所述可變電阻介電層在所述RRAM底部金屬電極上方連續延伸，并且所述RRAM頂部金屬電極未覆蓋所述RRAM底部金屬電極的全部。
[0011]在上述RRAM中，其中，所述覆蓋層包括SiN層或S1N層。
[0012]在上述RRAM中，其中，所述RRAM還包括:蝕刻停止層，共形地覆蓋所述覆蓋層、所述保護側壁以及未由所述RRAM頂部金屬電極覆蓋的所述可變電阻介電層的部分。
[0013]根據本發明的另一方面，提供了一種方法，包括:形成RRAM堆疊件，所述RRAM堆疊件包括:RRAM底部金屬電極層、可變電阻介電層和RRAM頂部金屬電極層；圖案化所述RRAM頂部金屬電極層上方的掩模；利用處于適當位置的所述掩模對所述RRAM頂部金屬電極層實施蝕刻以形成圖案化的RRAM頂部金屬電極；以及應用鈍化工藝以在所述RRAM頂部金屬電極的側壁上形成保護側壁。
[0014]在上述方法中，其中，所述鈍化工藝包括對所述圖案化的RRAM頂部金屬電極應用含氧氣體或含氮氣體處理。
[0015]在上述方法中，其中，所述蝕刻停止在所述可變電阻介電層上。
[0016]在上述方法中，其中，所述RRAM頂部金屬電極層由包括金屬組分的第一材料制成，并且所述保護側壁由包括所述金屬組分和氧化物組分的第二材料制成。
[0017]在上述方法中，其中，所述保護側壁具有與所述RRAM頂部金屬電極的上表面至少基本對準的上表面。
[0018]在上述方法中，其中，所述方法還包括:在形成所述掩模之前，在所述RRAM頂部金屬電極層上方形成覆蓋層，其中，所述掩模形成在所述覆蓋層上方。
[0019]在上述方法中，其中，所述方法還包括:在形成所述掩模之前，在所述RRAM頂部金屬電極層上方形成覆蓋層，其中，所述掩模形成在所述覆蓋層上方，其中，所述覆蓋層包括SiN層或S1N層。
[0020]在上述方法中，其中，所述方法還包括:在形成所述掩模之前，在所述RRAM頂部金屬電極層上方形成覆蓋層，其中，所述掩模形成在所述覆蓋層上方，其中，所述保護側壁具有與所述RRAM頂部金屬電極的上表面接觸所述覆蓋層的下表面的界面至少基本對準的上表面。
[0021]根據本發明的又一方面，提供了一種RRAM單元，包括:RRAM底部金屬電極；可變電阻介電層，布置在所述RRAM底部金屬電極上方；RRAM頂部金屬電極，布置在所述可變電阻介電層上方；以及保護側壁，鄰近所述RRAM頂部金屬電極的外側壁，所述保護側壁具有與所述RRAM頂部金屬電極的上表面至少基本對準的上表面。
[0022]在上述RRAM單元中，其中，所述RRAM頂部金屬電極由包括金屬組分的第一材料制成，并且其中，所述保護側壁由包括所述金屬組分和氧化物或氮化物組分的第二材料制成。
[0023]在上述RRAM單元中，其中，所述RRAM頂部金屬電極包括氮化鈦(TiN)或氮化鉭(TaN)并且所述保護側壁包括氮氧化鈦或氮氧化鉭。
【附圖說明】
[0024]當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的各方面。應該注意，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
[0025]圖1示出了根據一些實施例的RRAM單元的截面圖。
[0026]圖2示出了根據一些實施例的RRAM單元的截面圖。
[0027]圖3以流程圖形式示出了根據一些實施例的工藝流程。
[0028]圖4至圖10是根據一些實施例的共同示出用于制造RRAM單元的實施例的一系列截面圖。
【具體實施方式】
[0029]為了實施本發明的不同特征，以下描述提供了許多不同的實施例或實例。以下描述元件和布置的特定實例以簡化本公開。當然，這些僅僅是實例并不打算限定。例如，本公開中第一部件形成在第二部件上方包括其中第一部件和第二部件以直接接觸形成的實施例，并且也可包括其中額外的部件可以形成在第一部件和第二部件之間，使得第一部件和第二部件可能不直接接觸的實施例。另外，本公開可能在各個實施例中重復參考數字和/或字母。這種重復只是為了簡明的目的且其本身并不指定各個實施例和/或所討論的結構之間的關系。
[0030]傳統RRAM單元包括通過介電層分隔開的RRAM頂部電極和底部電極。在正常操作期間，介電層的電阻在對應于將儲存在RRAM單元中的不同離散數據狀態的不同預定(例如，離散)電阻水平之間變化。然而，正如在本發明中所理解的，傳統RRAM單元容易出現已知為過早電壓擊穿或燒壞的故障模式。這種故障模式可例如通過傳統RRAM頂部電極的側壁上的殘余物或通過由用以形成RRAM頂部電極的蝕刻所導致的對傳統RRAM頂部電極的側壁的蝕刻損壞而引起。更具體地，這種殘余物或蝕刻損壞可以導致RRAM頂部電極和底部電極之間的可變電阻介電層的外邊緣中的短或窄垂直通路。因此，如果存在的話，這些短或窄垂直通路可以導致所施加的電壓涌過RRAM頂部電極和底部電極(即，穿過可變電阻介電層中的短或窄通路)，如此導致RRAM單元的過早電壓故障或燒壞。此外，因為這種殘余物或蝕刻損壞由于RRAM單元之間的小制造變化而歷來僅在極少量的RRAM單元中發生，在本發明之前，難以理解這種問題的確切實質，更不用說減輕。
[0031]圖1示出了根據一些實施例的RRAM單元100的一些實施例，其可以減輕過早電壓擊穿和燒壞問題。RRAM單元100在半導體襯底102上方形成，半導體襯底102諸如為塊狀硅襯底或絕緣體上硅(SOI)襯底，互連結構104布置在半導體襯底102上方。互連結構104包括以交替方式布置在彼此上方的一系列導電層106和絕緣層108。盡管僅僅示出了單個導電層106和絕緣層108，但應當理解，可以存在任意數目的這種層。該互連結構104通常在半導體襯底102的有源區域中所設置的器件之間和/或一個或多個RRAM單元100之間和/或襯底102中的有源器件與RRAM單元之間提供電連接。導電層106可以表現為金屬層(例如，可以由銅、鎢、鋁、鉛；或它們的合金等制成的金屬0、金屬1)，且絕緣層108可以例如表現為低k介電層或S1jl。通孔和/或接觸件(未示出)可以垂直延伸穿過絕緣層以將不同金屬層的金屬線彼此連接。
[0032]在互連結構104上方或之內，RRAM單元100包括RRAM底部金屬電極110、可變電