陰極結嵌入p+型納米碳化硅的納米硅/晶體硅/納米硅二極管的制作方法
【技術領域】
[0001] 本發明屬于半導體器件領域，具體地指一種陰極結嵌入P+型納米碳化硅的納米硅 /晶體硅/納米硅二極管。
【背景技術】
[0002] PIN結構的二極管，除重摻雜的P+型陽極區和N+型陰極區外，還有位于兩極之間 摻雜濃度相對低若干個數量級的I區（基區或者漂移區）。PIN型二極管正向導通時，P+和 N+型區分別向I區注入大量的空穴和電子，它們在I區形成整體顯電中性的電子-空穴對 層(等離子層)。因為電導調制效應，基區厚度達幾百微米的二極管其正向導通壓降VF也只 略高于PN型二極管的正向導通壓降，造成一定的正向導通損耗。PIN型二極管反向恢復過 程中，要將正向導通時注入基區的少數載流子及時抽出、復合直至消失，需要一定的反向恢 復時間（〇,造成一定的反向恢復損耗。超快恢復二極管還需要合適的反向恢復軟化因子 (S)。PIN型二極管的基區等離子層耗盡很快，如果反向恢復電流（1")還未回落到足夠小， 基區的等離子層無法維持反向恢復電流，二極管兩極結區（P7I結和I/N+結）的電壓發生 震蕩，可能產生過壓并損壞器件。所以，要求PIN型二極管的反向恢復時間足夠短，反向恢 復電流足夠小，且軟化因子合適。
[0003] 對于PIN型二極管，器件可以承受一定程度的陽極側P7I結動態雪崩，但是當陰 極側I/N+結也進入嚴重的動態雪崩，形成兩者相互促進的雙重正反饋動態雪崩時，將會在 I/N+結附近形成電流絲。該電流絲會引起嚴重的局部溫升，最終對器件造成不可恢復性損 傷，甚至損壞電氣系統。為此需要改進。
【發明內容】
[0004]本發明之目的是為了克服現有技術存在的缺點和不足，而提供一種陰極結嵌入P+ 型納米碳化硅的納米硅/晶體硅/納米硅二極管，該技術方案在陰極結的基區一側嵌入P+ 型半導體，可避免二極管發生具有破壞性的雙重正反饋動態雪崩引起電流絲而損壞器件。
[0005] 為實現本發明之目的，本發明的技術方案是其結構為：陽極歐姆電極/P+型納米硅 層/N型晶體硅襯底/N+型納米硅層/陰極歐姆電極， N型晶體硅襯底與N+型納米硅層之間構成陰極異質結，該陰極異質結內N型晶體硅襯 底一側嵌入設置P+型納米碳化硅。
[0006]進一步設置是N型晶體硅襯底的電子濃度范圍1.0~5. 0X10 14cm3,厚度范圍 220~240Mm。
[0007]進一步設置是N型晶體硅襯底靠近N+型納米硅層的一側刻蝕方形井坑，坑深3~8Mm，間隔為10~50Mm，面積為（10~50)X(10~50)Pm2，P+型納米碳化娃填充設置于該方形井 坑內，P+型納米碳化硅的填充厚度與方形井坑的坑深一致。
[0008]進一步設置是P+型納米碳化硅的晶粒尺寸范圍5~10nm，空穴濃度范圍 1. 0Χ1018~1.ΟΧΙΟ19cm3〇
[0009] 本發明人過去設計的陽極及陰極緩變、基區不變的二極管，獲得了授權發明 專利"納米碳化硅/晶體碳化硅雙緩變結快速恢復二極管及其制備方法"（專利號 ZL201210329426. 2)。本發明人還申請了發明專利"在4H型單晶SiC外延層上制備的基區 漸變P+-N-N+型SiC超快恢復二極管及工藝"（申請號201410427072. 4)和"納米晶嵌入單 晶外延碳化硅的高穩定低損耗微波二極管"（申請號201510025277. 4)。
[0010] 過去的文獻報道以及本人的數項發明，都未涉及在陰極結的基區一側嵌入P+型半 導體的制備方法，以及發揮其功能的原理說明。本次發明研制了陰極結嵌入P+型納米碳化 硅的納米硅/晶體硅/納米硅二極管，如說明書附圖1。
[0011] 本發明的創新機理和優點： 靠近陰極的P+型納米碳化硅/N+型納米硅異質結的兩側都為高摻雜半導體，可在較低 的反向電壓下進入碰撞雪崩電離狀態。該結的雪崩電離產生的空穴注入二極管的基區，部 分補償了基區的空穴，使基區的等離子層維持反向恢復電流；該結的壓降在二極管反向恢 復過程中被鉗位于結的擊穿電壓，局域電場強度降低，提升了二極管抵抗動態雪崩的能力。
[0012] 因為P+型納米碳化硅/N+型納米硅異質結的雪崩電離產生的空穴來自P+型納米 碳化硅，它的載流子壽命比單晶硅基區的空穴壽命低得多。因此，反向恢復過程中從P+型 納米碳化硅注入基區的空穴不會明顯延長反向恢復時間和增加反向恢復電流。另一方面， P+型納米碳化硅/N型晶體硅異質結的內建電場EBI1，與N+型納米硅/N型晶體硅異質結的 內建電場EBI2方向相反，如說明書附圖2所示，削弱了反向恢復過程中基區空穴的反彈，抑 制了反向恢復過程中的浪涌電流，降低了器件開關損耗。
[0013] 碳化硅的臨界擊穿電場強度明顯高于硅的臨界擊穿電場強度。P+型納米碳化硅/N+型納米硅異質結的勢皇比N型晶體硅/N+型納米硅異質結勢皇更高，可阻擋陰極電子注 入。為了維持基區電中性，陽極的空穴注入也將受到控制，基區少子濃度及反向恢復電流收 到限制。另一方面，陰極側引入的納米碳化硅增強了P+型納米碳化硅/N+型納米硅異質結 的靜態阻斷能力，整個二極管的靜態阻斷電壓不會下降。
[0014] 通過以上分析可見，本發明與此前的申請"納米晶嵌入單晶外延碳化硅的高穩定 低損耗微波二極管"（申請號201510025277. 4)在器件結構、原理上顯著不同。
[0015] 本發明的有益效果 比較陰極結未嵌入P+型納米碳化硅的同類器件，本發明二極管中的N型晶體硅/P+型 納米碳化硅異質結在器件正向偏壓時處于反向偏置，正向導通需要更高的電壓，因此本發 明的正向壓降稍有增加，如說明書附圖3所示。另外，本發明二極管在反向偏壓時，N型晶 體硅/P+型納米碳化硅異質結的內建電場EBI1，與外電場反向，如附圖2所示，阻礙異質結附 近基區局部少子運動，所以，二極管的抗雪崩能力及靜態阻斷能力增強，如附圖4所示。N型 晶體硅/P+型納米碳化硅異質結與N+型納米硅/P+型納米碳化硅異質結二者的內建電場反 向，效果互相抵消，本發明與無P+型納米碳化硅器件的擊穿電壓相差甚微，如附圖4所示。 嵌入的P+型納米碳化硅阻擋了陰極電子注入，按電中性要求，陽極空穴注入同時受到控制， 基區少子受到限制，反向浪涌電流被抑制，反向恢復時間不會增加，反向恢復電流及其損耗 降低，如附圖5所示。無P+型納米碳化硅器件的反向浪涌電流嚴重，如附圖6所示。
[0016] 下面結合說明書附圖和【具體實施方式】對本發明做進一步介紹。
【附圖說明】
[0017] 圖1，本發明的陰極結嵌入P+型納米碳化硅的納米硅/晶體硅/納米硅二極管示 意圖； 在圖1中，1一N型晶體硅襯底，電子濃度范圍1.0~5.0X1014cm3,厚度220~240Mm，N型晶體娃襯底的一側設置了方形井坑，坑深3~8Mm，間隔為10~50Mm，面積為 (10~50)X(10~50)Mm2;2-P+型納米碳化硅，厚度3~8Mm，晶粒尺寸范圍5~10nm，空穴 濃度范圍1.0\1018~1.0父1019〇11 3;3-^型納米硅層，厚度1|^，晶粒尺寸范圍5~10·， 電子濃度范圍5. 0X101S~5. 0X1019cm3;4-P+型納米硅層，厚度1Mm，晶粒尺寸范圍5~10 nm，空穴濃度范圍 1.0X101S~5. 0X10lscm3; 圖2,器件內部異質結的內建電場分布圖； 在圖2中，EBI1-P+型納米硅/N型晶體硅的內建電場，方向;EBI2-N+型納米硅/N型晶體硅的內建電場，方向（'(V) ;EBI1, -P+型納米碳化硅/N型晶體硅的內建電場，方向 ;EBI2, -P+型納米碳化硅/N+型納米硅的內建電場，方向:i§; 圖3,本發明二極管與未嵌入P+型納米碳化硅器件的正向電流密度--電壓曲線。正 向壓降增加是P+納米硅/N晶體硅、N晶體硅/P+納米碳化硅、N晶體硅/N+納米硅三個結 與旁路電阻共同作用的結果；導通電壓以上的測量數據擬合與吻合，通過本發明 二極管的電流由復合機制決定； 圖4,本發明二極管與