一種生產溝槽型vdmos的方法及溝槽型vdmos的制作方法
【技術領域】
[0001]本發明涉及半導體芯片制造工藝技術領域，特別涉及一種生產溝槽型VDM0S的方法及溝槽型VDM0S。
【背景技術】
[0002]如圖1所示，在現有溝槽型VDM0S (垂直雙擴散金屬氧化物半導體晶體管)的結構中，柵漏之間的電容，主要是因為溝槽底部的柵極多晶硅/柵氧化層/外延層之間的寄生電容造成的，這個電容會影響VDM0S的動態特性，為了降低這個電容值，目前主要有一種方法是增加柵氧化層的厚度，但這會影響到VDM0S的其他參數，比如閾值電壓。
[0003]常規的溝槽型VDM0S的制造工藝流程如下:
[0004]步驟1，在N型外延層和N型襯底的基礎上先生長出溝槽，如圖2所示；
[0005]步驟2，在溝槽中生長柵氧化層以及多晶硅，如圖3所示；
[0006]步驟3，刻蝕位于溝槽外部的多晶硅，刻蝕后的結構如圖4所示；
[0007]步驟4，將P型離子注入未完成的VDM0S結構中，形成P_體區，P_體區的位置如圖5所示；
[0008]步驟5，通過光刻膠將N型離子注入到未完成的VDM0S結構中，形成N+源區，N+源區的位置如圖6所示；
[0009]步驟6，介質層的生長以及接觸孔的制作，制作完成后的VDM0S結構如圖7所示；
[0010]步驟7，外圍金屬層的制作，制作完成后的最終溝槽型VDM0S結構如圖8所示。
【發明內容】
[0011]本發明要解決的技術問題是提供一種生產溝槽型VDM0S的方法及溝槽型VDM0S，用以解決在現有溝槽型VDM0S的結構中，因溝槽底部的柵極多晶硅/柵氧化層/外延層之間的寄生電容會造成柵漏之間存在電容，這個電容會影響VDM0S的動態特性的問題。
[0012]為了解決上述技術問題，本發明實施例提供一種生產溝槽型VDM0S的方法，包括:
[0013]在襯底上的外延層表面制作溝槽；
[0014]在形成有所述溝槽的外延層表面上生長氧化層，其中，所述溝槽的側壁和底部也生長有所述氧化層；
[0015]在所述氧化層的表面生長氮化硅層，所述氮化硅層完全填滿所述溝槽；
[0016]刻蝕去除溝槽外部氧化層之上的氮化硅層，以及刻蝕去除溝槽外部全部氧化層以及溝槽側壁上的氧化層，在所述溝槽底部保留預定厚度的氧化層，使所述溝槽內的氮化硅層的下表面位于所述溝槽底部的氧化層內；
[0017]在所述溝槽外圍邊緣、溝槽側壁生長出直達溝槽底部氧化層的柵氧化層，且所述溝槽內的柵氧化層和氮化硅層之間存在縫隙；
[0018]在所述縫隙以及溝槽外部的柵氧化層上生長多晶硅層，所述多晶硅層完全填滿所述縫隙，并刻蝕去除溝槽外部的多晶硅層；
[0019]在溝槽之間的外延層中注入以及驅入硼離子，形成P-體區；
[0020]在靠近溝槽頂部的外延層中注入以及驅入磷離子，形成N+源區；
[0021]在溝槽上方生長介質層以及形成接觸孔；
[0022]形成覆蓋所述介質層和外露的柵氧化層以及襯底的金屬層。
[0023]進一步地，所述在襯底上的外延層上方制作溝槽具體為:
[0024]在襯底上的外延層表面生長厚度為0.02um至0.20um的氧化層，并光刻、刻蝕出溝槽；
[0025]所述氧化層的生長溫度為900°C至1100°C。
[0026]進一步地，所述溝槽的側壁和底部的所述氧化層的生長厚度為0.02um至0.20um且所述氧化層的厚度小于整個溝槽寬度的三分之一。
[0027]進一步地，所述氮化硅的生長溫度為600°C至1000°C。
[0028]進一步地，所述刻蝕去除溝槽外部全部氧化層以及溝槽側壁上的氧化層，在所述溝槽底部保留預定厚度的氧化層的步驟具體為:
[0029]采用氫氟酸刻蝕去除溝槽外部全部氧化層以及溝槽側壁上的氧化層，且使溝槽底部預定厚度的氧化層的厚度大于所述溝槽深度的五分之一。
[0030]進一步地，所述柵氧化層的生長厚度為0.02um至0.20um，生長溫度為900°C至1100。。。
[0031]進一步地，所述多晶硅層的生長厚度為0.lum至0.3um，生長溫度為500°C至700。。。
[0032]進一步地，所述刻蝕去除溝槽外部的多晶硅層的步驟具體為:
[0033]刻蝕去除分布在所述溝槽外部的多晶硅，使得所述多晶硅在溝槽內的高度與氮化硅的高度一致。
[0034]本發明實施例提供一種溝槽型VDM0S，包括:設置在襯底和外延層上的溝槽，溝槽之間分布有P-體區，溝槽四周分布有N+源區，緊鄰溝槽上方設置有介質層，以及覆蓋所述介質層和襯底的金屬層，所述溝槽中分布有多晶硅層和柵氧化層，其中，所述溝槽中還分布有氮化硅層和氧化層，且所述氮化硅層的下表面低于所述氧化層的上表面，所述氧化層位于溝槽的底部，所述多晶硅層、柵氧化層以及氮化硅層從溝槽內壁到溝槽中心的分布順序為:柵氧化層、多晶硅層、氮化硅層。
[0035]進一步地，所述氧化層的厚度大于溝槽深度的五分之一并且所述氧化層的上邊界低于P-體區的下邊界。
[0036]本發明的上述技術方案的有益效果如下:
[0037]上述方案中，通過在溝槽中心區域先生長氧化層，在沉積氮化硅，然后去除部分溝槽內的氧化層，再生長柵氧化層和摻雜多晶硅，將氮化硅包裹住，此種制作方法，使得溝槽的底部區域，沒有摻雜多晶硅，只有氧化層和氮化硅，這樣就相當于把柵漏電容的上極板消除了，有效的避免了柵漏電容。
【附圖說明】
[0038]圖1為現有的溝槽型VDM0S的柵漏電容分布結構示意圖；
[0039]圖2為現有的溝槽型VDM0S在溝槽制作完成后的示意圖；
[0040]圖3為現有的溝槽型VDM0S在柵氧化層以及多晶硅生長完成后的示意圖；
[0041]圖4為現有的溝槽型VDM0S在多晶??圭刻蝕完成后的7K意圖；
[0042]圖5為現有的溝槽型VDM0S在Ρ-體區制作完成后的示意圖；
[0043]圖6為現有的溝槽型VDM0S在Ν+源區制作完成后的示意圖；
[0044]圖7為現有的溝槽型VDM0S在介質層生長以及接觸孔制作完成后的示意圖；
[0045]圖8為現有的溝槽型VDM0S在金屬層制作完成后的示意圖；
[0046]圖9為本發明實施例的所述方法總體流程圖；
[0047]圖10為本發明實施例的溝槽型VDM0S在溝槽形成后的結構示意圖；
[0048]圖11為本發明實施例的溝槽型VDM0S在氧化層生長后的結構示意圖；
[0049]圖12為本發明實施例的溝槽型VDM0S在氮化硅生長后的結構示意圖；
[0050]圖13為本發明實施例的溝槽型VDM0S在氮化硅刻蝕后的結構示意圖；
[0051]圖14為本發明實施例的溝槽型VDM0S在氧化層刻蝕后的結構示意圖；
[0052]圖15為本發明實施例的溝槽型VDM0S在柵氧化層生長后的結構示意圖；
[0053]圖16為本發明實施例的溝槽型VDM0S在多晶硅生長后的結構示意圖；
[0054]圖17為本發明實施例的溝槽型VDM0S在多晶硅刻蝕后的結構示意圖；
[0055]圖18為本發明實施例的溝槽型VDM0S在Ρ-體區形成后的結構示意圖；
[0056]圖19為本發明實施例的溝槽型VDM0S在Ν+源區形成后的結構示意圖；
[0057]圖20為本發明實施例的溝槽型VDM0S在接觸孔形成后的結構示意圖；
[0058]圖21為本發明實施例的溝槽型VDM0S在金屬層形成后的結構示意圖。
【具體實施方式】
[0059]為使本發明要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。
[0060]本發明針對現有的溝槽型VDM0S的結構中，因溝槽底部的柵極多晶硅/柵氧化層/外延層之間的寄生電容會造成柵漏之間存在電容，這個電容會影響VDM0S的動態特性的問題，提供一種生產溝槽型VDM0S的方法及溝槽型VDM0S。
[0061]如圖9所示，本發明實施例的所述方法，包括:
[0062]步驟10，在襯底上的外延層表面制作溝槽；
[0063]步驟20，在形成有所述溝槽的外延層表面上生長氧化層；
[0064]應當說明的是，所述溝槽的側壁和底部也生長有所述氧化層；
[0065]步驟30，在所述氧化層的表面生長氮化硅層，并且，所述氮化硅層的生長厚度應完全填滿所述溝槽；
[0066]步驟40，刻蝕去除溝槽外部氧化層之上的氮化硅層，以及刻蝕去除溝槽外部全部氧化層以及溝槽側壁上的氧化層；應當說明的是，在刻蝕去除所述氧化層后應在所述溝槽底部保留預定厚度的氧化層，使所述溝槽內的氮化硅層的下表面位于所述溝槽底部的氧化層內；
[0067]步驟50，在所述溝槽外圍邊緣、溝槽側壁生長出直達溝槽底部氧化層的柵氧化層，且所述溝槽內的柵氧化層和氮化硅層之間存在縫隙；
[0068]步驟60，在所述縫隙以及溝槽外部的柵氧化層上生長多晶硅層，所述多晶硅層完全填滿所述縫隙，并刻蝕去除溝槽外部的多晶硅層；
[0069]步驟70，形成P-體區；所述P-體區分布在溝槽之間；
[0070]步驟80，形成N+源區；所述N+源區位于溝槽頂部的外延層中；
[0071]步驟90，在溝槽上方生長介質層以及形成接觸孔；
[0072]步驟100，形成金屬層；所述金屬層覆蓋于所述介質層和外露的柵氧化層表面以及襯底表面。
[0073]本發明上述實施例，通過在溝槽中心區域先生長氧化層，在沉積氮化硅，然后去除部分溝槽內的氧化層，再生長柵氧化層和摻雜多晶硅，將氮化硅包裹住，此種制作