半導體器件及其制造方法
【專利說明】半導體器件及其制造方法
[0001]相關申請的交叉引用
[0002]包括說明書、附圖和摘要的、于2014年7月9日提交的日本專利申請N0.2014-141377的公開的全部內容以引用方式并入本文中。
技術領域
[0003]本發明涉及半導體器件及其制造方法。這適用于例如包括固態圖像傳感器的半導體器件及其制造方法。
【背景技術】
[0004]作為固態圖像傳感器，正在開發使用CMOS (互補型金屬氧化物半導體)的CMOS圖像傳感器。此CMOS圖像傳感器包括多個像素，每個像素具有光電二極管和轉移晶體管。
[0005]日本專利N0.4798130(專利文獻1)公開了與包括CMOS圖像傳感器的固態圖像傳感器的減噪相關的發明。特別地，通過被稱為“HAD(空穴累積二極管)結構”的掩埋式光電二極管結構，抑制由于因光接收部分和上層膜之間的界面處的界面態產生的暗電流而導致噪聲。
[0006]專利文獻1的段落(0018)具有以下描述:制造固態圖像傳感器的方法包括在上面具有光接收部分的半導體襯底上形成氧化硅膜的步驟和在氧化硅膜上形成具有負固定電荷的膜的步驟，其中，具有負固定電荷的膜有助于在光接收部分的光接收表面側形成空穴累積層。
[0007]另外，段落(0019)具有以下描述:在制造固態圖像傳感器的方法中，在氧化硅膜上形成具有負固定電荷的膜，使得由于歸因于負固定電荷的電場，導致在光接收部分的光接收表面側的界面處足以形成空穴累積層。因此，抑制從界面產生電荷(電子)。同時，即使產生電荷(電子)，電荷也流入其中具有大量空穴的空穴累積層中，而沒有致使它們流入在光接收部分中形成勢阱的電荷存儲部分，結果，它們可被消除。因此，可以防止在光接收部分檢測到歸因于界面的電荷產生的暗電流并且抑制由于界面態導致的暗電流。另外，由于光接收部分在其光接收表面上具有氧化硅膜，因此可進一步抑制由于界面態導致的電子產生，從而可以抑制由于界面態導致的電子流入光接收部分中作為暗電流。
[0008]日本專利N0.4821917 (專利文獻2)、日本專利N0.4821918 (專利文獻3)和日本專利N0.5151375 (專利文獻4)分別公開了與日本專利N0.4798130 (專利文獻1)中公開的發明相關的發明。
[0009]日本專利N0.4821917(專利文獻2)公開了在具有負固定電荷的膜和外圍電路部分的表面之間具有絕緣膜的固態圖像傳感器。
[0010]日本專利N0.4821918(專利文獻3)公開了具有由具有負固定電荷的膜形成的空穴累積層的背面照明型固態圖像傳感器。
[0011]日本專利N0.5151375(專利文獻4)公開了借助具有負固定電荷的膜在其外圍電路部分上具有屏蔽膜的固態圖像傳感器。
[0012][專利文獻]
[0013][專利文獻1]日本專利N0.4798130
[0014][專利文獻2]日本專利N0.4821917
[0015][專利文獻3]日本專利N0.4821918
[0016][專利文獻4]日本專利N0.5151375
【發明內容】
[0017]需要提供具有改進性能(例如，具有減少的源自暗電流的噪聲)的具有光電二極管的半導體器件。
[0018]根據本文中的描述和附圖，將清楚其它問題和新穎特征。
[0019]根據一個實施例，半導體襯底在其背表面上具有通過第一非晶絕緣膜和硅半導體襯底之間的反應而獲得的反應膜。該反應膜是第二非晶絕緣膜并且由于在與半導體襯底的界面態中捕獲的空穴，導致在半導體襯底的背表面側形成反型層。形成在半導體襯底的背表面側的反型層有助于減小因半導體襯底的背表面或背表面附近的晶體缺陷處產生的電子造成的暗電流噪聲減小。
[0020]通過一個實施例，可提供具有改進性能的半導體器件。
【附圖說明】
[0021]圖1是第一實施例的半導體器件的片段剖視圖；
[0022]圖2是第一實施例的半導體器件在其制造步驟期間的片段剖視圖；
[0023]圖3是在圖2的制造步驟之后的制造步驟期間的半導體器件的片段剖視圖；
[0024]圖4是在圖3的制造步驟之后的制造步驟期間的半導體器件的片段剖視圖；
[0025]圖5是用于描述第一實施例的半導體器件的優點的半導體器件的片段剖視圖；
[0026]圖6是第二實施例的半導體器件的片段剖視圖；以及
[0027]圖7是第三實施例的半導體器件的片段剖視圖。
【具體實施方式】
[0028]在下面的實施例中，為了方便的緣故，如有必要，則在被劃分成多個部分或實施例之后進行描述。這些部分或實施例將不是彼此獨立的，除非另外特別指明，但它們中的一個可以是其它實施例的部分或全部的修改例、詳細描述、補充描述等。在下面的實施例中，當參照組件的數量(包括數量、值、量、范圍等)時，該數量不限于特定數量，而是可大于或小于特定數量，除非另外特別指明或在原理上清楚該數量限于特定數量。另外，在下面的實施例中，無須說，構成組件(包括組成步驟等)不總是必要的，除非另外特別指明或在原理上清楚它是必要的。類似地，在下面的實施例中，當參照構成組件的形狀、位置關系等時，也涵蓋其大致逼近物或類似物，除非另外特別指明或在原理上清楚并非如此。這還應用于上述數量、范圍等。
[0029]下文中，將基于附圖詳細描述實施例。在用于描述實施例的所有附圖中，將用相同的參考標號標識具有相同功能的構件，將省略重復描述。在下面的實施例中，原則上不再重復對相同或類似部分的描述，除非另外是特別必要的。
[0030]在將用于下面的實施例中的附圖中，為了有助于理解剖視圖，有時剖視圖不加陰影。另一方面，有時為了有助于理解平面圖，甚至平面圖也加陰影。
[0031](第一實施例)
[0032]下文中，將參照附圖描述第一實施例的半導體器件的結構和制造步驟。第一實施例的半導體器件是背面照明型CMOS圖像傳感器，在背面照明型CMOS圖像傳感器中，從半導體襯底的背表面側入射光。
[0033]<半導體器件的構成 > 圖1是本實施例的半導體器件的片段剖視圖。CMOS圖像傳感器具有多個像素并且各像素包括串聯耦合的光電二極管ro和轉移晶體管TX。圖1示出包括在單個像素中的光電二極管ro和轉移晶體管TX。在本實施例中，將描述pnp型光電二極管ro和η溝道型轉移晶體管ΤΧ的組合例，但還可使用ηρη型光電二極管和ρ溝道型轉移晶體管的組合。
[0034]如圖1中所示，半導體襯底SB在上面具有光電二極管ro和轉移晶體管TX。光電二極管ro包括均形成在半導體襯底SB中的ρ型阱PWl、n型半導體區(n型阱)NW和ρ+型半導體區PR。如圖1中所示，在其內具有光電二極管ro和轉移晶體管TX的區域中，ρ型阱PW1和半導體襯底SB在同一區域中。半導體襯底SB具有主表面和背表面。在主表面側，具有光電二極管ro和轉移晶體管TX。光電二極管ro和轉移晶體管TX上面具有多個布線層。在背表面側，光入射到光電二極管ro上。因此，半導體襯底sb的主表面可被稱為“元件形成表面”，而背表面可被稱為“光入射表面、光接收表面”。圖1示出在下側的半導體襯底SB的元件形成表面和在上側的光入射表面。因此，關于比半導體襯底SB低的那側示出的一些部分的描述中使用的諸如“上”、“下”、“深度”或“厚度”的方向相關術語意指與圖1中示出的位置或方向相反的位置或方向。例如，深度表示圖1中的垂直向上方向并且厚度表示圖1中的垂直向下方向。
[0035]半導體襯底SB是由例如單晶硅制成的半導體襯底(半導體晶片)。作為另一種模式，半導體襯底SB可以是所謂的外延晶片。當半導體襯底SB是外延晶片時，例如，通過致使在單晶硅襯底的主表面上生長由單晶硅構成的外延層，可形成半導體襯底SB。外延晶片具有單晶硅襯底和由單晶硅構成的外延層的堆疊結構。當使用外延晶片時，光電二極管ro和轉移晶體管TX形成在外延層中。
[0036]半導體襯底SB在其主表面中具有由絕緣體制成的元件隔離區LCS。盡管這里未示出，但在平面圖中它包含光電二極管ro和晶體管TX的形成區。
[0037]半導體襯底SB從其主表面到背表面，具有ρ型阱(P型半導體區)PW1。ρ型阱PW1在光電二極管ro的形成區和晶體管τχ的形成區上延伸。
[0038]如圖1中所示，半導體襯底SB在其主表面中具有η型半導體區(η型阱)NW，NW被形成為處于P型阱PW1的包圍中。η型半導體