晶片封裝體的制作方法
【專利說明】晶片封裝體
[0001]本申請是申請日為2011年5月11日、申請號為201110122210.4、發明名稱為“晶片封裝體及其形成方法”的申請的分案申請。
技術領域
[0002]本發明有關于晶片封裝體及其形成方法，且特別有關于感測晶片的晶片封裝體。
【背景技術】
[0003]傳統晶片封裝體的制程涉及多道圖案化制程與材料沉積制程，不僅耗費生產成本，還需較長的制程時間，因此，業界亟需更為簡化與快速的晶片封裝技術。
【發明內容】
[0004]本發明提供一種晶片封裝體，包括:一基底，具有一上表面及一下表面；一凹口，鄰近于基底的一側壁，其中凹口沿著自基底的上表面朝下表面的一方向而形成；生物特征的元件區或感測區，位于基底的上表面；一導電墊，位于基底的上表面；以及一導電層，電性連接導電墊，且沿著基底的側壁延伸至凹口。
[0005]本發明提供一種晶片封裝體，包括:一半導體基底，具有一上表面及一下表面；一元件區或感測區，位于半導體基底內；一導電墊，位于半導體基底的上表面；以及一導電層，電性連接導電墊，且自半導體基底的上表面延伸至半導體基底的一側壁上，其中半導體基底的側壁傾斜于半導體基底的上表面。
[0006]本發明提供一種晶片封裝體，包括:一晶片，該晶片包括一半導體基底；一指紋辨識區以及一導電墊，位于晶片的一前表面；一凹口，形成于晶片的前表面；一導電層，電性連接導電墊，其中導電層沿著凹口的一側壁而形成；以及一電路板，具有一接墊，其中導電層通過一導電結構而與電路板上的接墊電性連接。
[0007]本發明提供一種晶片封裝體，包括:一承載基底；一半導體基底，具有一上表面及一下表面，且設置于該承載基底之上；一元件區或感測區，位于該半導體基底的該上表面；一導電墊，位于該半導體基底的該上表面；一導電層，電性連接該導電墊，且自該半導體基底的該上表面延伸至該半導體基底的一側壁上；以及一絕緣層，位于該導電層與該半導體基底之間。
[0008]本發明所述的晶片封裝體，該半導體基底的該側壁傾斜于該半導體基底的該上表面。
[0009]本發明所述的晶片封裝體，該元件區或感測區于該上表面直接露出。
[0010]本發明所述的晶片封裝體，該導電層延伸進入該承載基底中。
[0011]本發明所述的晶片封裝體，延伸進入該承載基底中的該導電層包括平行于該半導體基底的該上表面的部分。
[0012]本發明所述的晶片封裝體，該絕緣層延伸進入該承載基底中。
[0013]本發明所述的晶片封裝體，還包括一電路板，其中該承載基底設置于該電路板之上，且該導電層通過一導電結構而與該電路板上的一接墊電性連接。
[0014]本發明所述的晶片封裝體，該導電結構包括一焊球或一焊線。
[0015]本發明所述的晶片封裝體，該導電結構為一焊球，且該焊球位于該承載基底與該電路板之間的一轉角處。
[0016]本發明所述的晶片封裝體，該元件區或感測區包括一指紋辨識區。
[0017]本發明提供一種晶片封裝體的形成方法，包括:提供一半導體基底，具有一上表面及一下表面，該半導體基底的該上表面處包括至少一元件區或感測區以及至少一導電墊；提供一承載基底，并將該半導體基底設置于該承載基底之上；自該半導體基底的該上表面形成一凹口 ；于該半導體基底的該上表面上與該凹口之中形成一絕緣層；于該絕緣層上形成一導電層，該導電層電性連接該導電墊，且自該半導體基底的該上表面延伸至該半導體基底的一側壁上；以及自該凹口的一底部切斷該承載基底以形成多個分離的晶片封裝體。
[0018]本發明所述的晶片封裝體的形成方法，該凹口延伸進入該承載基底之中。
[0019]本發明所述的晶片封裝體的形成方法，該導電層延伸在該凹口的該底部上。
[0020]本發明所述的晶片封裝體的形成方法，還包括在形成該凹口之前將該半導體基底薄化。
[0021]本發明所述的晶片封裝體的形成方法，該半導體基底的薄化包括:在將該半導體基底設置于該承載基底之前，于該半導體基底的該上表面上設置一暫時性承載基底；以及以該暫時性承載基底為支撐，自該半導體基底的該下表面薄化該半導體基底。
[0022]本發明所述的晶片封裝體的形成方法，還包括在形成該凹口之前，移除該暫時性承載基底。
[0023]本發明所述的晶片封裝體的形成方法，還包括:提供一電路板，具有一接墊；將該承載基底設置于該電路板之上；以及形成一導電結構，該導電結構電性連接該接墊與該導電層。
[0024]本發明所述的晶片封裝體的形成方法，該導電結構包括一焊球或一焊線。
[0025]本發明所述的晶片封裝體的形成方法，該導電結構為一焊球，且該焊球位于該承載基底與該電路板之間的一轉角處。
[0026]本發明所述的晶片封裝體的形成方法，該元件區或感測區于該上表面直接露出。
[0027]本發明可大幅縮減晶片封裝制程所需的圖案化制程，且可顯著縮減制程時間與成本。
【附圖說明】
[0028]圖1A至1D顯示根據本發明一實施例的晶片封裝體的一系列制程剖面圖。
[0029]圖2顯示本發明一實施例的晶片封裝體的剖面圖。
[0030]附圖中符號的簡單說明如下:
[0031]10:晶片封裝體；100:半導體基底;100a、100b:表面；102:元件區或感測區；104:導電墊；106:暫時性承載基板;108、112:粘著層;110:承載基底；114:凹口 ;116:絕緣層;118:導電層；120:電路板；122:接墊；124:焊球；126:焊線。
【具體實施方式】
[0032]以下將詳細說明本發明實施例的制作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論的特定實施例僅為制造與使用本發明的特定方式，非用以限制本發明的范圍。此外，在不同實施例中可能使用重復的標號或標示。這些重復僅為了簡單清楚地敘述本發明，不代表所討論的不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位于一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。
[0033]本發明一實施例的晶片封裝體可用以封裝感測晶片。然其應用不限于此，例如在本發明的晶片封裝體的實施例中，其可應用于各種包含有源元件或無源元件(activeor passive elements)、數字電路或模擬電路(digital or analog circuits)等集成電路的電子元件(electronic components)，例如是有關于光電元件(opto electronicdevices)、微機電系統(Micro Electro Mechanical System ;MEMS)、微流體系統(microfluidic systems)、或利用熱、光線及壓力等物理量變化來測量的物理感測器(PhysicalSensor)。特別是可選擇使用晶圓級封裝(wafer scale package ；WSP)制程對影像感測元件、發光二極管(light-emitting d1des ；LEDs)、太陽能電池(solar cells)、射頻元件(RFcircuits)、加速計(accelerators)、陀螺儀(gyroscopes)、微制動器(micro actuators)、表面聲波元件(surface acoustic wave devices)、壓力感測器(process sensors)、噴墨頭(ink printer heads)、或功率模組(power IC modules)等半導體晶片進行封裝。
[0034]其中，上述晶圓級封裝制程主要是指，在晶圓階段完成封裝步驟后再予以切割成獨立的封裝體，然而，在一特定實施例中，例如將已分離的半導體晶片重新分布在一承載晶圓上，再進行封裝制程，亦可稱之為晶圓級封裝制程。另外，上述晶圓級封裝制程亦適用于借堆疊(stack)方式安排具有集成電路的多片晶圓，以形成多層集成電路(mult1-layerintegrated circuit devices)的晶片封裝體。
[0035]圖1A至ID顯示根據本發明一實施例的晶片封裝體的一系列制程剖面圖。如圖1A所示，提供半導體基底100，其具有上表面100a及下表面100b。半導體基底100例如為硅基底。在一實施例中，半導體基底100為一硅晶圓以利于進行晶圓級封裝。
[0036]如圖1A所示，元件區或感測區102形成于半導體基底100之中。在一實施例中，半導體基底100之中包括多個元件區或感測區102。在一實施例中，元件區或感測區102例如為一感測區，如指紋辨識區等。元件區或感測區102位于半導體基底100的上表面100a。在一實施例中，元件區或感測區102可能部分形成于半導體基底100的上表面100a之上。或者，在另一實施例中，元件區或感測區102完全形成于半導體基底100之中而于上表面100