域。二維電子氣被窄夾斷區(qū)域阻斷，這可能在施加偏壓到第一柵極絕緣結構414時發(fā)生。在本示例中，第一柵極絕緣結構414將第一源極接觸422鄰近的二維電子氣和第一漏極接觸420鄰近的二維電子氣電絕緣。包含窄夾斷區(qū)域可以促進第一柵極412和第一柵極絕緣結構414的制成，例如針對金屬柵極使用剝離工藝。
[0025]第二柵極424和第二柵極絕緣結構426具有類似結構。圖4中提供的第二邊界線430描繪它們各自的范圍。第二源極接觸432在第二柵極424的平行區(qū)段之間形成，而第二漏極接觸434在第二柵極424外形成。第二柵極424、第二漏極接觸434和第二源極接觸432是半導體裝置400的第二 GaN FET 438的部分。第二柵極絕緣結構426將第二源極接觸432鄰近的二維電子氣和第二漏極接觸434鄰近的二維電子氣電絕緣。附加地，第三柵極絕緣結構428將第一漏極接觸420鄰近的二維電子氣和第二漏極接觸434鄰近的二維電子氣電絕緣。有利地，第一漏極接觸420可以與第二漏極接觸434被偏置到不同電勢而不導致不希望的泄露電流。在本示例的一個版本中，第一 GaN FET 436和第二 GaN FET 438可以都是耗盡型FET。在另一個版本中，第一 GaN FET 436和第二 GaN FET 438可以都是增強型FET。在進一步的版本中，第一 GaN FET 436可以是耗盡型FET而第二 GaN FET 438可以是增強型FET。
[0026]參考圖5，半導體裝置500在襯底502上和襯底502中形成，例如參見圖1A所描述。二維電子氣由低缺陷層上的阻擋層在襯底502中形成。柵極512和柵極絕緣結構514同時形成在襯底502的上表面上。在本示例中，柵極512具有兩個平行的區(qū)段并且柵極絕緣結構514具有與柵極512區(qū)段鄰近的區(qū)段。圖5中提供的邊界線518描繪它們各自的范圍。柵極512和柵極絕緣結構514形成閉環(huán)結構，該閉環(huán)結構圍繞輸入/輸出(I/O)結構536和至少一個漏極接觸520。I/O結構536可以是，例如，探針焊盤或接合焊盤并且可以直接電連接到至少一個漏極接觸520或可以通過過壓保護電路電耦合至至少一個漏極接觸520。至少一個源極接觸522在柵極512和柵極絕緣結構514的閉環(huán)結構外形成。源極接觸522設置在柵極512附近、與漏極接觸520相對。柵極512、源極接觸522和漏極接觸520是半導體裝置500的GaN FET 524的部分。在本示例中，柵極絕緣結構514將漏極接觸520鄰近的二維電子氣和源極接觸522鄰近的二維電子氣電絕緣。有利地，在柵極512和柵極絕緣結構514的閉環(huán)結構內設置I/O結構536允許偏置漏極接觸520而沒有來自I/O結構536的不希望的泄漏電流。
[0027]參考圖6，半導體裝置600在襯底602上和襯底602中形成，例如參見圖1A所描述。二維電子氣由低缺陷層上的阻擋層在襯底602中形成。第一源極接觸622和第一漏極接觸620以及由第一邊界線618畫定的第一柵極612和第一柵極絕緣結構614在半導體裝置600的第一區(qū)域638中形成，如參考圖2描述的。第一柵極612、第一源極接觸622和第一漏極接觸620是半導體裝置600的第一 GaN FET 654的部分。在第一區(qū)域638中，第一柵極絕緣結構614將第一源極接觸622鄰近的二維電子氣和第一漏極接觸620鄰近的二維電子氣電絕緣。
[0028]在半導體裝置600的第二區(qū)域640中，第二源極接觸632和第二漏極接觸634以及由第二邊界線630畫定的第二柵極624和第二柵極絕緣結構626具有與第一區(qū)域638中它們的相對部分類似的結構。第二柵極624、第二源極接觸632和第二漏極接觸634是半導體裝置600的第二 GaN FET 656的部分。第二柵極絕緣結構626將第二源極接觸632鄰近的二維電子氣和第二漏極接觸634鄰近的二維電子氣電絕緣。類似地，在半導體裝置600的第三區(qū)域642中，第三源極接觸650和第三漏極接觸652以及由第三邊界線648畫定的第三柵極644和第三柵極絕緣結構646具有與第一區(qū)域638中它們的相對部分類似的結構。第三柵極644、第三源極接觸650和第三漏極接觸652是半導體裝置600的第三GaN FET658的部分。第三柵極絕緣結構646將第三源極接觸650鄰近的二維電子氣和第三漏極接觸652鄰近的二維電子氣電絕緣。
[0029]第四柵極絕緣結構660包圍并且分隔第一區(qū)域638、第二區(qū)域640和第三區(qū)域642。有利地，第一漏極接觸620、第二漏極接觸634和第三漏極接觸652可以被偏置到不同電勢而不導致不期望的泄露電流。
[0030]參考圖7，半導體裝置700在襯底702上和襯底702中形成，例如參見圖1A所描述。二維電子氣由低缺陷層上的阻擋層在襯底702中形成。第一柵極712和鄰近第一柵極712的第一柵極絕緣結構714同時形成。第一邊界線718畫定第一柵極712和第一柵極絕緣結構714的范圍。第一柵極絕緣結構714圍繞漏極接觸720。第一源極接觸722在第一柵極712附近形成、與漏極接觸720相對。第一柵極712、漏極接觸720和第一源極接觸722是半導體裝置700的第一 GaN FET 734的部分。第一柵極絕緣結構714將第一源極接觸722鄰近的二維電子氣和漏極接觸720鄰近的二維電子氣電絕緣。
[0031]第二柵極724在漏極接觸720附近形成、與第一柵極712相對。第二柵極絕緣結構726與第二柵極724接近并圍繞第二源極接觸732。第二柵極724、第二漏極接觸720和第二源極接觸732是半導體裝置700的第二 GaN FET 736的部分。第二邊界線730畫定第二柵極724和第二柵極絕緣結構726的范圍。第二柵極絕緣結構726圍繞第二源極接觸732，使得第二源極接觸732鄰近的二維電子氣和漏極接觸720鄰近的二維電子氣電絕緣。第一柵極絕緣結構714圍繞第二柵極724和第二柵極絕緣結構726。有利地，第二源極接觸可以與第一源極接觸722在不同電勢上浮動或操作。第二源極接觸732和第二柵極724可以是感測晶體管的部分，其中感測晶體管可以有利地感測漏極接觸720上的漏極電勢而不中斷通過第一源極接觸722的電流。
[0032]本領域的技術人員將認識到，在本發(fā)明要求保護的范圍內，可以對所描述的實施例進行修改，并且很多其他實施例是可能的。
【主權項】
1.一種半導體裝置，包括: 襯底，包括III族氮化物半導體材料； III族氮化物半導體材料的低缺陷層，其被設置在所述襯底上； III族氮化物半導體材料的阻擋層，其被設置在所述低缺陷層上； 氮化鎵場效應晶體管，即GaN FET，其包括: 柵極，其被設置在所述阻擋層上； 漏極接觸，其被設置在所述低缺陷層上；和 源極接觸，其被設置在所述低缺陷層上；和 柵極絕緣結構，其被設置在所述阻擋層上并具有與所述柵極相同的結構，所述柵極絕緣結構可操作以將所述半導體裝置的第一區(qū)域與所述半導體裝置的第二區(qū)域電絕緣。2.如權利要求1所述的半導體裝置，其中所述柵極絕緣結構與所述柵極相連。3.如權利要求1所述的半導體裝置，其中所述柵極絕緣結構與所述柵極分離。4.如權利要求1所述的半導體裝置，其中: 所述第一區(qū)域與所述漏極接觸相連；并且 所述第二區(qū)域與所述源極接觸相連。5.如權利要求1所述的半導體裝置，其中: 所述 GaN FET 是第一 GaN FET ； 所述半導體裝置包括第二 GaN FET ; 所述第一區(qū)域與所述第一 GaN FET相連；并且 所述第二區(qū)域與所述第二 GaN FET相連。6.如權利要求1所述的半導體裝置，其中: 所述半導體裝置包括絕緣結構；并且 所述柵極絕緣結構延伸至所述絕緣結構并與所述絕緣結構交疊。7.如權利要求1所述的半導體裝置，其中所述柵極絕緣結構圍繞輸入/輸出結構即I/O結構。8.如權利要求1所述的半導體裝置，其中所述柵極絕緣結構圍繞所述GaNFET09.如權利要求1所述的半導體裝置，其中所述柵極絕緣結構包括金屬柵極層。10.如權利要求1所述的半導體裝置，其中所述柵極絕緣結構包括III族氮化物半導體材料的半導體柵極層。11.一種形成半導體裝置的方法，包括以下步驟: 提供襯底，所述襯底包括III族氮化物半導體材料； 在所述襯底上形成III族氮化物半導體材料的低缺陷層； 在所述低缺陷層上形成III族氮化物半導體材料的阻擋層； 通過包括下列步驟的過程形成GaN FET: 在所述阻擋層上形成柵極； 在所述低缺陷層上形成漏極接觸；以及 在所述低缺陷層上形成源極接觸；以及 與所述柵極同時在所述阻擋層上形成柵極絕緣結構，所述柵極絕緣結構可操作以將所述半導體裝置的第一區(qū)域與所述半導體裝置的第二區(qū)域電絕緣。12.如權利要求11所述的方法，其中所述柵極絕緣結構與所述柵極相連。13.如權利要求11所述的方法，其中所述柵極絕緣結構與所述柵極分離。14.如權利要求11所述的方法，其中: 所述第一區(qū)域與所述漏極接觸相連；并且 所述第二區(qū)域與所述源極接觸相連。15.如權利要求11所述的方法，其中所述GaNFET是第一 GaN FET，并且所述方法進一步包括形成第二 GaN FET的步驟，其中: 所述第一區(qū)域與所述第一 GaN FET相連；并且 所述第二區(qū)域與所述第二 GaN FET相連。16.如權利要求11所述的方法，進一步包括形成絕緣結構的步驟，并且所述柵極絕緣結構經形成以延伸至所述絕緣結構并與所述絕緣結構交疊。17.如權利要求11所述的方法，其中所述柵極絕緣結構圍繞輸入/輸出結構，即I/O結構。18.如權利要求11所述的方法，其中所述柵極絕緣結構圍繞所述GaNFET019.如權利要求11所述的方法，其中形成所述柵極絕緣結構的步驟包括形成金屬柵極層。20.如權利要求11所述的方法，其中形成所述柵極絕緣結構的步驟包括形成III族氮化物半導體材料的半導體柵極層。
【專利摘要】一種包含GaN？FET(124)的半導體裝置(100)在溝道區(qū)域外具有絕緣柵極結構(112)，該絕緣柵極結構可操作以阻斷半導體裝置的兩個區(qū)域之間的二維電子氣中的電流。絕緣柵極結構(112)與GaN？FET的柵極同時形成并具有與該柵極相同的結構。
【IPC分類】H01L29/772, H01L21/335
【公開號】CN105229792
【申請?zhí)枴緾N201480024829
【發(fā)明人】S·彭德哈卡爾, N·特珀爾內尼, J·約翰
【申請人】德克薩斯儀器股份有限公司
【公開日】2016年1月6日
【申請日】2014年5月5日
【公告號】US9054027, US20140327011, US20150270357, WO2014179796A1