金屬層-絕緣層-金屬層電容器及其制作方法
【技術領域】
[0001]本發明涉及集成電路領域，具體涉及一種的金屬層-絕緣層-金屬層電容器及其制作方法。
【背景技術】
[0002]電容器的應用在集成電路設計中始終是一個杠桿，設計者希望使用電容值盡量大的電容器，但大電容值往往帶來的就是增大芯片面積，提高制造成本。如何提高單位芯片面積上的電容值(即電容密度)，始終是集成電路領域的一個挑戰。
[0003]現有的電容器，大致可以分為前道電容器和后道電容器，前道電容器例如MOS電容器、PN結電容器，后道電容器例如M頂(金屬層-絕緣層-金屬層)電容器、MOM (金屬層-氧化層-金屬層)電容器。其中，MIM電容器可以提供較好的頻率以及溫度相關特性，并且可形成于層間金屬以及銅互連制程，降低與CMOS前端工藝整合的困難度及復雜度，因而被廣泛用于各種集成電路例如模擬-邏輯、模擬-數字、混合信號以及射頻電路中。
[0004]現有的M頂電容器通常為平面結構，包括電容下極板、電容介質層以及電容上極板，形成兩層金屬電極之間夾著絕緣介質層的三明治結構。對于平面結構的M頂電容器，其電容密度最多可以達到4 - 6 fF/μ m2，而在實際應用中，仍然遠遠無法滿足IXD驅動電路、RFCMOS電路等大電容集成電路的需求。
【發明內容】
[0005]本發明的目的在于提供一種金屬層-絕緣層-金屬層電容器及其制作方法，適于應用于集成電路的片內電容，提高電容密度，滿足大電容集成電路的需求。
[0006]為實現上述目的，本發明采用如下技術方案:
本發明的一個方面提供一種金屬層-絕緣層-金屬層電容器的制造方法，適于應用于集成電路的片內電容，包括如下步驟:提供第一金屬層，提供位于第一金屬層表面的第一介質層，定義電容區域；刻蝕電容區域的第一介質層形成若干通孔或溝槽，暴露出第一金屬層表面；于所述第一介質層表面、通孔或溝槽的側壁以及暴露出的第一金屬層表面依次形成電容下極板、電容介質層、電容上極板；于所述通孔或溝槽中填充形成導電塞層；于所述第一介質層上形成第二金屬層。
[0007]優選地，于形成電容介質層的步驟之前去除非電容區域的電容下極板，于形成電容上極板的步驟之后去除非電容區域的電容介質層和電容上極板，使得電容介質層的邊緣延伸越過電容下極板的邊緣以電性隔離電容上極板和電容下極板。
[0008]優選地，所述通孔或溝槽的截面形狀為三角形、矩形、多邊形、圓形、橢圓形中的任意一種或多種組合。
[0009]優選地，所述電容介質層的材質為介電常數K值大于3.9的高介電常數薄膜中的任意一種或多種組合。
[0010]優選地，所述高介電常數薄膜包括Zr02，Al2O3, Si3N4, HfO2, Y2O3, S12, Ta2O5, La2O3,T120
[0011]優選地，所述電容上極板和所述電容下極板的材質為鋁銅合金、鈦、氮化鈦、鉭、氮化鉭、鈷、鎢、氮化鎢、碳化鎢中的任意一種或多種組合。
[0012]優選地，所述第一金屬層和所述第二金屬層的材質為鋁、銅、鋁銅合金、鈦、氮化鈦、鉭、氮化鉭中的任意一種或多種組合；所述導電塞層的材質為鎢、銅、鈦、氮化鈦、鉭、氮化鉭、鈷、氮化鎢、碳化鎢中的任意一種或多種組合。
[0013]優選地，于所述通孔或溝槽中填充形成導電塞層的步驟包括，沉積并回刻蝕或者研磨金屬至所述電容上極板后停止。
[0014]優選地，所述第一金屬層和所述第二金屬層為相鄰的金屬層或不相鄰的金屬層。
[0015]本發明的另一方面提供一種金屬層-絕緣層-金屬層電容器，適于應用于集成電路的片內電容，包括:第一金屬層；位于第一金屬層表面的第一介質層，所述第一介質層上定義有電容器區域；位于電容區域的所述第一介質層中的若干通孔或溝槽，所述通孔或溝槽暴露出第一金屬層表面；于所述第一介質層表面、通孔或溝槽的側壁以及暴露出的第一金屬層表面依次形成的電容下極板、電容介質層、電容上極板；填充于所述通孔或溝槽中的導電塞層；位于所述第一介質層上的第二金屬層。
[0016]優選地，所述電容介質層的邊緣延伸越過電容下極板的邊緣以電性隔離電容上極板和電容下極板。
[0017]優選地，所述通孔或溝槽的截面形狀為三角形、矩形、多邊形、圓形、橢圓形中的任意一種或多種組合。
[0018]優選地，所述電容介質層的材質為介電常數K值大于3.9的高介電常數薄膜中的任意一種或多種組合。
[0019]優選地，所述高介電常數薄膜包括Zr02，Al2O3, Si3N4, HfO2, Y2O3, S12, Ta2O5, La2O3,T120
[0020]優選地，所述電容上極板和所述電容下極板的材質為鋁銅合金、鈦、氮化鈦、鉭、氮化鉭、鈷、鎢、氮化鎢、碳化鎢中的任意一種或多種組合。
[0021]優選地，所述第一金屬層和所述第二金屬層的材質為鋁、銅、鋁銅合金、鈦、氮化鈦、鉭、氮化鉭中的任意一種或多種組合；所述導電塞層的材質為鎢、銅、鈦、氮化鈦、鉭、氮化鉭、鈷、氮化鎢、碳化鎢中的任意一種或多種組合。
[0022]優選地，所述第一金屬層和所述第二金屬層為相鄰的金屬層或者不相鄰的金屬層。
[0023]與現有技術相比，本發明的具有如下技術效果:
本發明通過采用立體結構的M頂電容器，增加了電容上、下極板相對應的有效電極面積，提高了電容密度(通過采用不同的尺寸和材料，本發明的立體結構M頂電容器的電容密度可以達到現有平面結構M頂電容器的10-200倍)，可在有限的芯片面積上實現較大的電容值，滿足了 LCD驅動電路、RFCMOS電路等大電容集成電路的需求，適于應用于集成電路的片內電容。
【附圖說明】
[0024]通過說明書附圖以及隨后與說明書附圖一起用于說明本發明某些原理的【具體實施方式】，本發明所具有的其它特征和優點將變得清楚或得以更為具體地闡明。其中:
圖1-圖9為根據本發明的金屬層-絕緣層-金屬層電容器的制造方法的過程示意圖；圖10為沿圖2中A-A線得到的剖視示意圖的典型實施例，其中，圖10(A)為正六邊形；圖10 (B)為正方形；圖10 (C)為三角形；圖10 (D)為矩形；圖10 (E)為圓形。
【具體實施方式】
[0025]為解決現有M頂電容器的電容密度無法滿足大電容集成電路需求的問題，本發明的一個方面提供一種金屬層-絕緣層-金屬層電容器的制造方法，適于應用于集成電路的片內電容，包括如下步驟:提供第一金屬層，提供位于第一金屬層表面的第一介質層，定義電容區域；刻蝕電容區域的第一介質層形成若干通孔或溝槽，暴露出第一金屬層表面；于所述第一介質層表面、通孔或溝槽的側壁以及暴露出的第一金屬層表面依次形成電容下極板、電容介質層、電容上極板；于所述通孔或溝槽中填充形成導電塞層；于所述第一介質層上形成第二金屬層。
[0026]本發明的另一方面提供一種金屬層-絕緣層-金屬層電容器，適于應用于集成電路的片內電容，包括:第一金屬層；位于第一金屬層表面的第一介質層，所述第一介質層上定義有電容區域；位于電容區域的所述第一介質層中的若干通孔或溝槽，所述通孔或溝槽暴露出第一金屬層表面；于所述第一介質層表面、通孔或溝槽的側壁以及暴露出的第一金屬層表面依次形成的電容下極板、電容介質層、電容上極板；填充于所述通孔或溝槽中的導電塞層；位于所述第一介質層上的第二金屬層。
[0027]本發明通過采用立體結構的M頂電容器，增加了電容上、下極板相對應的有效電極面積，提高了電容密度(通過采用不同的電容介質層尺寸和材料，本發明的立體結構MIM電容器的電容密度可以達到現有平面結構M頂電容器的10-200倍)，可在有限的芯片面積上實現較大的電容值，滿足了 LCD驅動電路、RFCMOS電路等大電容集成電路的需求，適于應用于集成電路的片內電容。
[0028]下面結合附圖對本發明的具體實施例做詳細的說明。
[0029]圖1-圖9為根據本發明的金屬層-絕緣層-金屬層電容器的制造方法的過程示意圖。
[0030]參見圖1，提供第一金屬層100，提供位于第一金屬層100表面的第一介質層200，定義電容區域。
[0031]參見圖2，刻蝕電容區域的第一介質層200形成若干通孔或溝槽201，暴露出第一金屬層100表面。
[0032]優選地，通孔或溝槽201的截面形狀為三角形、矩形、多邊形、圓形、橢圓形中的任意一種或多種組合。圖10示出本發明的金屬層-絕緣層-金屬層電容器中通孔201的幾個優選實施例，其中，圖10 (A)、圖10 (B)、圖10 (C)、圖10 (D)、圖10 (E)分別采用正六邊形通孔、正方形通孔、三角形通孔、矩形溝槽、圓形通孔設計，盡量在有限空間內放置多個通孔或溝槽，使得通孔側壁面積最大化，以增大電容上、下極板相對應的有效電極面積，從而實現最大化的電容密度。
[0033]參見圖3，于所述第一介質層200表面、通孔或溝槽201的側壁以及暴露出的第一金屬層100表面形成電容下極板300。
[0034]參見圖4，刻蝕去除非電容區域的電容下極板300。
[0035]參見圖5，于電容下極板300上依次形成電容介質層400、電容上極板500。
[0036]優選地，所述電容介質層400的材質為介電常數K值大于3.9的高介電常數薄膜(例如 ZrO2, Al2O3, Si3N4, HfO2, Y2O3, S12, Ta2O5, La2O3, T12)中的任意一種或多種組合。在本發明的一個優選實施例中，以原子層沉積的方式交替沉積ZrO2Al2O3混合薄膜，作為電容介質層400，可以在保證K值