異質溝道槽型柵cmos集成器件及其制備方法
【技術領域】
[0001]本發明屬于半導體集成電路技術領域，尤其涉及一種異質溝道槽型柵CMOS集成器件及其制備方法。
[0002]
【背景技術】
[0003]微電子技術是現代電子信息技術的直接基礎，它的發展有力推動了通信技術，計算機技術和網絡技術的迅速發展，成為衡量一個國家科技進步的重要標志。美國貝爾研究所的三位科學家因研制成功第一個結晶體三極管，獲得1956年諾貝爾物理學獎。晶體管成為集成電路技術發展的基礎，現代微電子技術就是建立在以集成電路為核心的各種半導體器件基礎上的高新電子技術。集成電路的生產始于1959年，其特點是體積小、重量輕、可靠性高、工作速度快。
[0004]對半導體產業發展產生巨大影響的“摩爾定律”之處:集成電路芯片上的晶體管數目，約每18個月翻一番，性能也翻一番。40多年來，世界半導體產業始終按照這條定律不斷地發展。但是，隨著器件特征尺寸的不斷減小，尤其是進入納米尺寸之后，微電子技術的發展越來越逼近材料、技術和器件的極限，面臨著巨大的挑戰。當器件特征尺寸縮小到65nm以后，納米尺寸器件中的短溝效應、強場效應、量子效應、寄生參量的影響，工藝參數誤差等問題對器件泄露電流、亞閾特性、開態/關態電流等性能的影響越來越突出，電路速度和功耗的矛盾也將更加嚴重。
[0005]為了解決上述問題，新材料、新技術和新工藝被應用，但效果并不十分理想。比如:隧穿一.極管雖然電流開關比很尚，但制作成本尚，開態電流小；石墨稀材料載流子具有極尚的迀移率，但禁帶寬度問題一直沒有很好的得以解決。FinFET器件可以有效減小系漏電流，但是工藝復雜且提升效果有限。而應變Si材料與應變Ge材料能夠有效提升器件性能并且工藝相對易實現，從而可以使CMOS集成電路芯片性能得到明顯改善。因此，如何制作一種高性能的CMOS集成器件就變得及其重要。
[0006]
【發明內容】
[0007]因此，為解決現有技術存在的技術缺陷和不足，本發明提出一種異質溝道槽型柵CMOS集成器件及其制備方法。
[0008]具體地，本發明實施例提出的一種異質溝道槽型柵CMOS集成器件的制備方法，包括:
(a)選取SOI襯底;
(b)在所述SOI襯底上形成SiGe層；
(c)在所述SiGe層表面連續生長N型應變Ge層和N型應變Si層；
(d)在所述N型應變Si層表面上采用刻蝕工藝形成隔離溝槽，以分離形成NMOS有源區和PMOS有源區；
(e)刻蝕所述NMOS有源區表面的所述N型應變Si層，并向所述NMOS有源區內注入N型離子以形成增強型NMOS有源區；
(f)在所述增強型NMOS有源區指定的柵極區表面采用刻蝕工藝形成雙倒梯形凹槽；
(g)在所述增強型NMOS有源區和所述PMOS有源區表面生長氧化層，利用干法刻蝕工藝刻蝕所述PMOS有源區表面部分區域的所述氧化層，形成PMOS柵介質層；
(h)采用離子注入工藝向所述PMOS有源區表面注入P型離子形成PMOS源漏區；
(i)在所述PMOS的柵介質層表面生長柵極材料形成PMOS柵極；
U)在所述增強型NMOS柵極區生長柵極材料以形成增強型NMOS柵極；以及(k)金屬化處理，并光刻漏極引線、源極引線和柵極引線，最終形成所述異質溝道槽型柵CMOS集成器件。
[0009]此外，本發明另一實施例提出的一種異質溝道槽型柵CMOS集成器件，由上述實施例的異質溝道槽型柵CMOS集成器件的制備方法制得。
[0010]由上可知，本發明實施例具有如下優點:
1.本發明PMOS利用的材料為壓應變Ge材料，相對于傳統Si材料空穴迀移率提高了數倍，從而提升了 CMOS器件的驅動電流與頻率特性；
2.本發明NMOS利用的材料為張應變Si材料，相對于傳統Si材料電子迀移率有了很大的提高，從而提升了 CMOS器件的驅動電流與頻率特性；
3.本發明制備的CMOS器件使用了不同的溝道材料，充分發揮了應變Ge材料與應變Si材料的特性；
4.本發明使用增強型NMOS來實現CMOS中NMOS的功能，使用N型摻雜。從而避免了傳統SiGe材料NMOS的P型摻雜雜質激活率低的問題；
5.本發明采用了倒梯型凹槽柵結構，保證了在NMOS器件開關比較大的前提下，同時增大了 NMOS與PMOS器件溝道面積，且溝道頂部雜質摻雜較高，從而增大了驅動電流，提升了CMOS電路的電學特性與頻率特性；
6.由于本發明所提出的工藝方法與現有Si集成電路加工工藝兼容，因此，可以在不用追加任何資金和設備投入的情況下，制備異質溝道槽型柵CMOS集成器件與集成電路，可實現了國內集成電路加工能力的大幅提升。
[0011]通過以下參考附圖的詳細說明，本發明的其它方面和特征變得明顯。但是應當知道，該附圖僅僅為解釋的目的設計，而不是作為本發明的范圍的限定，這是因為其應當參考附加的權利要求。還應當知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說明此處描述的結構和流程。
[0012]
【附圖說明】
[0013]下面將結合附圖，對本發明的【具體實施方式】進行詳細的說明。
[0014]圖1為本發明實施例的一種異質溝道槽型柵CMOS集成器件的制備方法流程圖；圖2a-圖2x為本發明實施例的一種異質溝道槽型柵CMOS集成器件的制備方法示意圖； 圖3為本發明實施例的一種異質溝道槽型柵CMOS集成器件的器件結構示意圖。
[0015]
【具體實施方式】
[0016]為使本發明的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖對本發明的【具體實施方式】做詳細的說明。
[0017]實施例一
請參加圖1，圖1為本發明實施例的一種異質溝道槽型柵CMOS集成器件的制備方法流程圖，該制備方法包括如下步驟:
(a)選取SOI襯底;
(b)在所述SOI襯底上形成SiGe層；
(c)在所述SiGe層表面連續生長N型應變Ge層和N型應變Si層；
(d)在所述N型應變Si層表面上采用刻蝕工藝形成隔離溝槽，以分離形成NMOS有源區和PMOS有源區；
(e)刻蝕所述NMOS有源區表面的所述N型應變Si層，并向所述NMOS有源區內注入N型離子以形成增強型NMOS有源區；
(f)在所述增強型NMOS有源區指定的柵極區表面采用刻蝕工藝形成雙倒梯形凹槽；
(g)在所述增強型NMOS有源區和所述PMOS有源區表面生長氧化層，利用干法刻蝕工藝刻蝕所述PMOS有源區表面部分區域的所述氧化層，形成PMOS柵介質層；
(h)采用離子注入工藝向所述PMOS有源區表面注入P型離子形成PMOS源漏區；
(i)在所述PMOS的柵介質層表面生長柵極材料形成PMOS柵極；
U)在所述增強型NMOS柵極區生長柵極材料以形成增強型NMOS柵極；以及(k)金屬化處理，并光刻漏極引線、源極引線和柵極引線，最終形成所述異質溝道槽型柵CMOS集成器件。
[0018]具體地，步驟(b)包括:
(bl)在所述SOI襯底上形成SiGe外延層；
(b2)在所述SiGe外延層上形成本征Si層；
(b3)對所述SOI襯底、所述SiGe外延層和所述本征Si層采用干氧氧化工藝進行氧化，并退火處理，形成所述SiGe層。
[0019]具體地，步驟(d)包括:
(dl)利用光刻工藝在所述N型應變Si層表面形成隔離區圖形；
(d2)利用刻蝕工藝，在所述隔離區圖形所在位置刻蝕形成隔離槽；
(d3)利用化學氣相沉積工藝，采用氧化物填充所述隔離槽，形成所述隔離溝槽。
[0020]具體地，步驟(e)包括:
(el)在所述NMOS有源區和所述PMOS有源區表面形成第一阻擋層；
(e2)利用刻蝕工藝刻蝕所述NMOS有源區表面的所述第一阻擋層和所述N型應變Si
層；
(e3)采用離子注入工藝在所述NMOS有源區的N型應變Ge表面注入N型離子形成所述增強型NMOS有源區； (e4)去除所述第一阻擋層。
[0021]具體地，在步驟(f)包括:
(fl)在所述增強型NMOS有源區和所述PMOS有源區表面形成第二阻擋層；
(f2)光刻形成增強型NMOS有源區指定的柵極區圖形，利用離子束刻蝕工藝，偏置條件為400~700V，固定束流為50mA，對所述增強型NMOS柵極區進行刻蝕，以形成所述雙倒梯形凹槽；
(f3)去除所述第二阻擋層。
[0022]具體地，在步驟(g)包括:
(gl)在所述增強型NMOS有源區和所述PMOS有源區表面生長金屬氧化物，作為所述增強型NMOS和所述PMOS的柵介質材料；
(g2)在所述金屬氧化物表面形成第三阻擋層；
(g3)利用干法刻蝕工藝刻蝕掉所述PMOS有源區表面指定區域的所述第三阻擋層和所述金屬氧化物，在所述PMOS有源區表面