改進的vjfet器件的制作方法
【專利說明】改進的VJFET器件
[0001]相關專利申請的交叉引用
[0002]本申請要求2013年3月15日提交的名稱為“改進的VJFET器件(Improved VJFETDevices)”的美國臨時申請序列號61/792，141的優先權，該臨時申請全文以引用的方式并入本文中。
技術領域
[0003]本公開屬于高電流和高電壓半導體器件的領域。例如，公開了高電壓常開和常關垂直結場效應晶體管(VJFET)及其制作方法。
【背景技術】
[0004]使用碳化硅(SiC)和其他寬帶隙材料實現的高電壓VJFET可在高功率轉換和馬達控制應用中取代硅M0SFET、超結MOSFET和硅IGBT。寬帶隙半導體具有較高的擊穿場(Ec，以V/cm為單位測量)，其轉化為較薄(例如，薄10倍)的電壓支持漂移區，這些漂移區具有較高的摻雜，例如，摻雜高10倍以上。這可直接導致與具有相同電壓額定值的硅器件相比，在導通狀態下器件電阻減小許多個數量級。
[0005]VJFET因為是單極器件，可以相對高的頻率切換而保持低功率損耗。這可實現更緊湊的電力電子電路。切換速度取決于器件電容。在硬切換應用中，類似于馬達等大多數電感性負載，降低的柵漏電容(Cgd)可能是關鍵的。
[0006]由于SiC VJFET器件沒有柵極氧化物，所以其不受MOS柵控碳化硅器件所面臨的可靠性和產率問題影響。此外，由于VJFET通常具有體溝道而非反轉層，因此其可被制造為具有相比具有類似電壓額定值的MOSFET而言更低的導通電阻。柵極氧化物的缺失使得可以在較高峰值結溫度下進行可靠操作。
[0007]由于SiC和其他寬帶隙材料價格昂貴，所以幫助減小晶粒大小的器件結構有助于使器件更為經濟從而能夠廣泛使用。現有技術中的VJFET結構可在給定電壓額定值下每單位面積導通電阻方面和在降低Cgd并且提高切換速度方面得到改進。這些結構還可被實現為并入內置PiN 二極管或JBS肖特基二極管以適應需要雙向電流的電路。本公開涉及這些和其他重要需求。
【發明內容】
[0008]已在硅MOSFET器件中成功使用超結電荷平衡技術來實現相比具有均勻摻雜漂移區域的標準MOSFET而言更低的導通電阻。該結構涉及用幾乎相等的η-型和ρ-型電荷摻雜的柱，其產生具有近零凈摻雜的漂移區域。MOSFET中的P-柱通常連接到源極區。當這種技術應用于垂直JFET時，如果ρ-柱連接到ρ-柵極，則可實現較低的導通電阻，但可導致高Cgd。因此，可能有利的是將超結層連接到路由至源電極的單獨埋柵。
[0009]在以下公開的一個實施例中，屏蔽超結JFET可包括:超結電荷平衡區域，其包括第一導電類型的注入區和第二導電類型的注入區；沿著第一方向設置在超結電荷平衡區域上方的埋置屏蔽，其包括第一導電類型的區和第二導電類型的區；以及鏈路區域，其沿著第一方向設置在超結電荷平衡區域和埋置屏蔽上方。該鏈路區域可包括第一導電類型的區和第二導電類型的區。該屏蔽超結JFET還可包括JFET區域，其沿著第一方向設置在超結電荷平衡區域和埋置屏蔽上方。該JFET區域可包括第一導電類型的區和第二導電類型的區。該屏蔽超結JFET還可包括源電極，其沿著第一方向設置在超結電荷平衡區、埋置屏蔽和JFET區域上方。該屏蔽超結JFET還可包括電鏈路，該電鏈路可包括:鏈路區域的至少一個第二導電類型的區，其電連接到埋置屏蔽的至少一個第二導電類型的區，并且沿著第一方向與埋置屏蔽的至少一個第二導電類型的區至少部分地對準；JFET區域的至少一個第二導電類型的區，其電連接到鏈路區域的至少一個第二導電類型的區和源電極，該JFET區域的至少一個第二導電類型的區沿著第一方向與鏈路區域的至少一個第二導電類型的區至少部分地對準，并且其中電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
[0010]在另一個實施例中，形成屏蔽超結JFET的方法包括形成超結電荷平衡區域，該超結電荷平衡區域包括第一導電類型的注入區和第二導電類型的注入區。該方法還可包括形成埋置屏蔽，該埋置屏蔽沿著第一方向設置在超結電荷平衡區域上方并且包括第一導電類型的區和第二導電類型的區。該方法還可包括形成沿著第一方向設置在超結電荷平衡區域和埋置屏蔽上方的鏈路區域，其中該鏈路區域包括第一導電類型的區和第二導電類型的區。該方法還可包括形成沿著第一方向設置在超結電荷平衡區域和埋置屏蔽上方的JFET區域，其中該JFET區域包括第一導電類型的區和第二導電類型的區。該方法還可包括形成源電極，該源電極沿著第一方向設置在超結電荷平衡區、埋置屏蔽和JFET區域上方。該方法還可包括形成電鏈路，該電鏈路包括:鏈路區域的至少一個第二導電類型的區，其電連接到埋置屏蔽的至少一個第二導電類型的區，并且沿著第一方向與埋置屏蔽的至少一個第二導電類型的區至少部分地對準JFET區域的至少一個第二導電類型的區，其電連接到鏈路區域的至少一個第二導電類型的區和源電極，該JFET區域的至少一個第二導電類型的區沿著第一方向與鏈路區域的至少一個第二導電類型的區至少部分地對準，并且其中電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
[0011]在另一個實施例中，開槽屏蔽超結JFET可包括超結電荷平衡區域，其包括第一導電類型的注入區和第二導電類型的注入區。該開槽屏蔽超結JFET還可包括沿著第一方向設置在超結電荷平衡區域上方的埋置屏蔽，其中該埋置屏蔽包括第一導電類型的區和第二導電類型的區。該開槽屏蔽超結JFET還可包括沿著第一方向設置在超結電荷平衡區域和埋置屏蔽上方的溝道區域，其中該溝道區域包括:至少一個第一導電類型的溝道層，該溝道層具有沿著第一方向部分地延伸穿過溝道層的至少第一溝槽和第二溝槽，其中第一溝槽相比第二溝槽沿著第一方向延伸得更遠；第二導電類型的第一區，其沿著第一方向設置在溝道層中第一溝槽與埋置屏蔽之間并且沿著第一方向與第一溝槽至少部分地對準。該溝道區域可包括第二導電類型的第二區，其沿著第一方向設置在溝道層中第二溝槽與埋置屏蔽之間并且沿著第一方向與第二溝槽至少部分地對準。該開槽屏蔽超結JFET還可包括源電極，其沿著第一方向設置在超結電荷平衡區、埋置屏蔽和溝道區域上方；以及電鏈路，其包括:第二導電類型的第一區，其電連接到埋置屏蔽的至少一個第二導電類型的區，并且沿著第一方向與埋置屏蔽的至少一個第二導電類型的區至少部分地對準；至少部分地設置在第一溝槽中的導電橋，其中該導電橋在第二導電類型的第一區與源電極之間延伸，電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
[0012]在一個實施例中，形成開槽屏蔽超結JFET的方法包括:形成超結電荷平衡區域，其包括第一導電類型的注入區和第二導電類型的注入區；以及形成沿著第一方向設置在超結電荷平衡區域上方的埋置屏蔽，其中該埋置屏蔽包括第一導電類型的區和第二導電類型的區。該形成開槽屏蔽超結JFET的方法還可包括形成沿著第一方向設置在超結電荷平衡區域和埋置屏蔽上方的溝道區域，其中該溝道區域包括:至少一個第一導電類型的溝道層，該溝道層具有沿著第一方向部分地延伸穿過溝道層的至少第一溝槽和第二溝槽，其中第一溝槽相比第二溝槽沿著第一方向延伸得更遠；第二導電類型的第一區，其沿著第一方向設置在溝道層中第一溝槽與埋置屏蔽之間，并且沿著第一方向與第一溝槽至少部分地對準；以及第二導電類型的第二區，其沿著第一方向設置在溝道層中第二溝槽與埋置屏蔽之間，并且沿著第一方向與第二溝槽至少部分地對準。該形成開槽屏蔽超結JFET的方法還可包括形成源電極，其沿著第一方向設置在超結電荷平衡區、埋置屏蔽和溝道區域上方；以及形成電鏈路，其包括:第二導電類型的第一區，其電連接到埋置屏蔽的至少一個第二導電類型的區，并且沿著第一方向與埋置屏蔽的至少一個第二導電類型的區至少部分地對準；至少部分地設置在第一溝槽中的導電橋，其中該導電橋在第二導電類型的第一區與源電極之間延伸，電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
[0013]在另一個實施例中，屏蔽JFET可包括:埋置屏蔽，其包括第一導電類型的區和第二導電類型的區；沿著第一方向設置在埋置屏蔽上方的鏈路區域，其中該鏈路區域包括第一導電類型的區和第二導電類型的區；以及沿著第一方向設置在埋置屏蔽上方的JFET區域，其中該JFET區域包括第一導電類型的區和第二導電類型的區。該屏蔽JFET還可包括源電極，其沿著第一方向設置在埋置屏蔽和JFET區域上方；以及電鏈路，其包括:鏈路區域的至少一個第二導電類型的區，其電連接到埋置屏蔽的至少一個第二導電類型的區，并且沿著第一方向與埋置屏蔽的至少一個第二導電類型的區至少部分地對準；JFET區域的至少一個第二導電類型的區，其電連接到鏈路區域的至少一個第二導電類型的區和源電極，該JFET區域的至少一個第二導電類型的區沿著第一方向與鏈路區域的至少一個第二導電類型的區至少部分地對準，并且其中電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
[0014]在另一個實施例中，開槽屏蔽JFET可包括埋置屏蔽，其包括第一導電類型的區和第二導電類型的區；以及沿著第一方向設置在埋置屏蔽上方的溝道區域，其中該溝道區域包括:至少一個第一導電類型的溝道層，該溝道層具有沿著第一方向部分地延伸穿過溝道層的至少第一溝槽和第二溝槽，其中第一溝槽相比第二溝槽沿著第一方向延伸得更遠；第二導電類型的第一區，其沿著第一方向設置在溝道層中第一溝槽與埋置屏蔽之間，并且沿著第一方向與第一溝槽至少部分地對準；以及第二導電類型的第二區，其沿著第一方向設置在溝道層中第二溝槽與埋置屏蔽之間，并且沿著第一方向與第二溝槽至少部分地對準。該開槽屏蔽JFET還可包括源電極，其沿著第一方向設置在埋置屏蔽和溝道區域上方。該開槽屏蔽JFET還可包括:電鏈路，該電鏈路包括第二導電類型的第一區，其電連接到埋置屏蔽的至少一個第二導電類型的區，并且沿著第一方向與埋置屏蔽的至少一個第二導電類型的區至少部分地對準；以及導電橋，其至少部分地設置在第一溝槽中，并且在第二導電類型的第一區與源電極之間延伸，其中電鏈路將源電極電連接到埋置屏蔽以便使埋置屏蔽保持在源電極電位下。
【附圖說明】
[0015]圖1A至圖1J示出用于制作埋置屏蔽層連接到源極電位的屏蔽超結垂直JFET的示例性工藝，其中圖1J示出最終器件結構的示例性實施例。
[0016]圖2A至圖2K示出用于制作埋置屏蔽層連接到源極電位的屏蔽超結溝槽垂直JFET的示例性工藝，其中圖2K示出最終器件結構的示例性實施例。
[0017]圖3示出用于實現屏蔽超結溝槽垂直JFET的示例性布局技術。
[0018]圖4示出用于實現屏蔽超結垂直JFET的示例性布局技術。
【具體實施方式】
[0019]通過參考結合附圖和例子所作的以下詳細描述，可以更容易地理解本公開，這些附圖和例子形成本公開的一部分。應當理解，本公開不限于本文描述和/或示出的具體器件、方法、應用、條件或參數，并且本文所用的術語只是為了通過舉例來描述特定實施例，而不旨在限制受權利要求書保護的實施例。另外，如在包括所附權利要求的說明書中使用，單數形式“一個”、“一種”和“所述”包括復數形式，提及特定數值包括至少該特定值，除非上下文明確指出并非如此。本文所用的術語“多個”意指不止一個。當表述值的范圍時，另一個實施例包括從一個特定值和/或到另一個特定值。相似地，當通過使用先行詞“約”而將值表述為近似值時，應當理解該特定值形成另一個實施例。所有范圍包括端值并且可以組入口 ο
[0020]應當理解，本文中出于清楚起見而在單獨實施例的上下文中描述的本公開的某些特征還可在單個實施例中組合提供。相反地，出于簡潔起見而在單個實施例的上下文中描述的本公開的多種特征還可單獨地或以任何子組合提供。另外，以范圍陳述的值包括所述范圍內的每一個值。
[0021]在示例性實施例中，描述內容可示出η-溝道VJFET的形成。然而，應當理解，η區和P區的摻