功率晶體管及其結終端結構的制作方法
【技術領域】
[0001]本發明涉及半導體制備技術領域，特別是涉及一種功率晶體管及其結終端結構。
【背景技術】
[0002]高壓功率晶體管例如VDMOS (Vertical Double-Diffus1n M0SFET〈Metal-0xide_Semiconductor Feld-Effect Transistor?，垂直雙擴散金屬-氧化物-半導體場效應晶體管)和IGBT(Insulated Gate Bipolar Transistor，絕緣柵雙極型晶體管)的有源區邊緣由于離子注入以及擴散時形成的圓柱結和球面結的電場集中效應，使得擊穿電壓降低較多。傳統的功率晶體管多采用場限環與多晶場板結合、場限環與金屬場板結合的技術。雖然這些技術可以使高壓功率晶體管的常規性能參數達到要求，但是，采用常規的場限環與多晶硅場板(或者金屬場板)的組合技術時，器件的高溫漏電常常較大。高溫反偏后，高壓功率晶體管的高溫漏電使器件長時間發熱受到損傷，進而導致高壓功率器件的常溫擊穿電壓會降低幾十伏或者幾百伏。
【發明內容】
[0003]基于此，有必要提供一種可以提高功率晶體管的擊穿電壓的結終端結構。
[0004]—種功率晶體管的結終端結構，形成于所述功率晶體管的有源區外圍，所述結終端結構包括:第一導電類型的襯底；形成于所述襯底上且由內向外依次設置的過渡場限環、場限環和截止環；所述過渡場限環和所述場限環均為第二導電類型的摻雜區；所述截止環為第一導電類型的摻雜區；以及分壓保護結構；所述分壓保護結構包括柵氧化層、場氧化層、介質層、多晶硅場板和金屬場板；所述柵氧化層形成于各摻雜區表面；所述場氧化層和所述介質層形成于各摻雜區一側的襯底上方且呈臺階依次向上分布；所述場氧化層的厚度大于所述柵氧化層的厚度；所述多晶硅場板部分覆蓋所述柵氧化層且部分覆蓋所述場氧化層；所述介質層設置有第一接觸孔，所述第一接觸孔貫穿所述介質層且與所述多晶硅場板相連；所述金屬場板部分覆蓋所述介質層并通過所述第一接觸孔與所述多晶硅場板連接。
[0005]在其中一個實施例中，所述柵氧化層的厚度為500埃?1200埃；所述場氧化層的厚度為10000埃?20000埃。
[0006]在其中一個實施例中，所述介質層的厚度為12000埃?22000埃。
[0007]在其中一個實施例中，所述介質層包括第一介質層和第二介質層；所述第一介質層的材質為無摻雜玻璃，所述第二介質層的材質為磷硅玻璃或者硼磷硅玻璃。
[0008]在其中一個實施例中，所述第一介質層的厚度為2000埃?3000埃，所述第二介質層的厚度為10000埃?19000埃。
[0009]在其中一個實施例中，所述第一接觸孔設置于所述多晶硅場板上遠離位于所述多晶硅場板下方的摻雜區的一端。
[0010]在其中一個實施例中，所述介質層形成于所述柵氧化層、所述場氧化層和所述多晶硅場板表面；所述介質層還設置有第二接觸孔，所述第二接觸孔貫穿所述柵氧化層、所述介質層且與各摻雜區相連；所述第二接觸孔用于實現各摻雜區與位于各摻雜區上方的金屬場板之間的連接。
[0011 ] 在其中一個實施例中，所述第一導電類型為N型，所述第二導電類型為P型。
[0012]還提供一種功率晶體管。
[0013]—種功率晶體管，包括有源區和結終端結構，所述結終端結構設置于所述有源區的外圍并包圍所述有源區，所述結終端結構包括:第一導電類型的襯底；形成于所述襯底上且由內向外依次設置的過渡場限環、場限環和截止環；所述過渡場限環和所述場限環均為第二導電類型的摻雜區；所述截止環為第一導電類型的摻雜區；以及分壓保護結構；所述分壓保護結構包括柵氧化層、場氧化層、介質層、多晶硅場板和金屬場板；所述柵氧化層形成于各摻雜區表面；所述場氧化層和所述介質層形成于各摻雜區一側的襯底上方且呈臺階依次向上分布；所述場氧化層的厚度大于所述柵氧化層的厚度；所述多晶硅場板部分覆蓋所述柵氧化層且部分覆蓋所述場氧化層；所述介質層設置有第一接觸孔，所述第一接觸孔貫穿所述介質層且與所述多晶硅場板相連；所述金屬場板部分覆蓋所述介質層并通過所述第一接觸孔與所述多晶硅場板連接。
[0014]在其中一個實施例中，所述柵氧化層的厚度為500埃?1200埃；所述場氧化層的厚度為10000埃?20000埃。
[0015]上述功率晶體管及其結終端結構，場氧化層以及介質層呈臺階分布，從而使得多晶硅場板和金屬場板通過第一接觸孔連接形成二臺階復合場板結構。結終端結構中形成的二臺階復合場板可以將電場由半導體內部轉移到場氧化層以及介質層上，使得半導體體內電場減小，從而提高了功率晶體管器件的擊穿電壓，減小了漏電，提高了器件工作時的可靠性。
【附圖說明】
[0016]圖1為一實施例中的功率晶體管的有源區和結終端結構的俯視示意圖；
[0017]圖2為一實施例中的功率晶體管的結終端結構的剖面示意圖；
[0018]圖3為圖2中的功率晶體管的結終端結構的分壓保護結構的剖面示意圖；
[0019]圖4為圖2中的功率晶體管的結終端結構耐壓的等效示意圖；
[0020]圖5為圖2中的功率晶體管的結終端結構的表面一維電勢分布圖；
[0021]圖6為圖2中的功率晶體管的結終端結構的表面一維電場分布圖；
[0022]圖7為圖2中的功率晶體管的結終端結構的表面一維漏電流曲線圖；
[0023]圖8為圖2中的功率晶體管的結終端結構的表面一維碰撞電離分布圖。
【具體實施方式】
[0024]為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，并不用于限定本發明。
[0025]除非另有定義，本文所使用的所有的技術和科學術語與屬于本發明的技術領域的技術人員通常理解的含義相同。本文中在本發明的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在限制本發明。本文所使用的術語“和/或”包括一個或多個相關的所列項目的任意的和所有的組合。
[0026]本文所引用的半導體領域詞匯為本領域技術人員常用的技術詞匯，例如對于P型和N型雜質，為區分摻雜濃度，簡易的將P+型代表重摻雜濃度的P型，P型代表中摻雜濃度的P型，P-型代表輕摻雜濃度的P型，N+型代表重摻雜濃度的N型，N型代表中摻雜濃度的N型，N-型代表輕摻雜濃度的N型。
[0027]—種功率晶體管，包括有源區以及結終端結構。圖1為一實施例中的功率晶體管100的有源區20以及結終端結構30的俯視結構示意圖。有源區20用于形成器件結構，形成的器件結構可以為IGBT或者VDM0S。結終端結構30形成于有源區20的外圍并包圍整個有源區20。其中，結終端結構30的內側為與有源區30連接的一側，外側則為遠離有源區20的一側。
[0028]結終端結構30的剖面示意圖如圖2所示。結終端結構30包括襯底10、形成于襯底10上且由內向外依次設置的過渡場限環302、場限環304和截止環306。襯底10的材可以為硅、碳化硅、砷化鎵、磷化銦或磷化