在溝槽型vdmos中制作防靜電結構的方法
【技術領域】
[0001]本發明涉及半導體制造技術，尤其涉及一種在溝槽型VDMOS中制作防靜電結構的方法。
【背景技術】
[0002]溝槽型垂直雙擴散金屬氧化物半導體(Vertical Double-diffus1n Metal OxideSemiconductor,簡稱VDM0S),被廣泛應用于消費類電子產品、電話、個人電腦、家庭辦公設備、家用電子保健設備、汽車電子產品中。
[0003]為了防止溝槽型VDMOS被靜電擊穿，通常會在溝槽型VDMOS中集成靜電阻抗器(Electro-Static Discharge,簡稱ESD) 二極管。具體地,在多晶娃溝槽回刻、去除外延上表面的多晶硅后形成的圖案上，依次沉積氧化層、多晶硅層，在多晶硅上制作ESD 二極管。
[0004]由于需要在多晶硅溝槽回刻、去除外延上表面的多晶硅后形成的圖案上，再依次沉積氧化層、多晶硅層，在多晶硅上制作ESD 二極管。采用現有技術制作ESD 二極管，生產周期長，工藝成本高。
【發明內容】
[0005]本發明提供一種在溝槽型VDMOS中制作防靜電結構的方法，以克服現有技術中生產周期長、工藝成本高的技術問題。
[0006]本發明提供一種在溝槽型VDMOS中制作防靜電結構的方法，包括:
[0007]在溝槽刻蝕后進行柵氧氧化生長和多晶硅沉積；
[0008]在多晶硅表面涂覆第一掩膜材料；
[0009]采用刻蝕法刻蝕多晶硅，去除所述第一掩膜材料，以在柵氧表面形成ESD 二極管的多晶5圭基底；
[0010]在ESD 二極管的多晶硅基底上，涂覆第二掩膜材料，注入N型離子，以形成ESD 二極管的N型區，去除所述第二掩膜材料；
[0011]在ESD 二極管的多晶硅基底上，涂覆第三掩膜材料，注入P型離子，以形成ESD 二極管的P型區，去除所述第三掩膜材料。
[0012]進一步地，采用干法刻蝕法或者濕法刻蝕法刻蝕所述第一掩膜材料。
[0013]進一步地，采用干法刻蝕法或者濕法刻蝕法刻蝕所述第二掩膜材料。
[0014]進一步地，采用干法刻蝕法或者濕法刻蝕法刻蝕所述第三掩膜材料。
[0015]進一步地，所述第一掩膜材料為光刻膠，采用光刻法刻蝕多晶硅。
[0016]進一步地，所述第二掩膜材料為光刻膠。
[0017]進一步地，所述第三掩膜材料為光刻膠。
[0018]進一步地，所述N型離子為砷離子或者磷離子。
[0019]進一步地，所述P型離子為硼離子。
[0020]本發明的技術效果是:通過利用制作溝槽型VDMOS柵極所沉積的多晶硅同時制作ESD 二極管的基底，縮短了生產周期、降低了工藝成本，解決了現有技術中，在溝槽型VDMOS柵極上制作ESD 二極管生產周期長，工藝成本高的技術問題。
【附圖說明】
[0021]圖1為本發明在溝槽型VDMOS中制作防靜電結構的方法實施例一的流程圖；
[0022]圖2為執行步驟a后形成的圖案的側視圖；
[0023]圖3為執行步驟b后形成的圖案的側視圖；
[0024]圖4為執行步驟c后形成的圖案的側視圖；
[0025]圖5為執行步驟101后形成的圖案的側視圖；
[0026]圖6為執行步驟102后形成的圖案的側視圖；
[0027]圖7為執行步驟103后形成的圖案的側視圖；
[0028]圖8為執行步驟104后形成的圖案的側視圖；
[0029]圖9為執行步驟105后形成的圖案的側視圖；
[0030]圖10為本發明在溝槽型VDMOS中制作防靜電結構的方法實施例二的流程圖；
[0031]圖11為執行步驟204后形成的圖案的側視圖；
[0032]圖12為執行步驟205后形成的圖案的側視圖；
[0033]圖13為執行步驟206后形成的圖案的側視圖。
【具體實施方式】
[0034]圖1為本發明在溝槽型VDMOS中制作防靜電結構的方法實施例一的流程圖。如圖1所示，本實施例的方法可以包括:
[0035]步驟101、在溝槽刻蝕后進行柵氧氧化生長和多晶硅沉積。
[0036]具體地，現有技術通過如下步驟進行溝槽刻蝕。
[0037]步驟a、在襯底I和外延2上，沉積一層厚度為5000A?15000A的氧化層3，形成如圖2所示的圖案。在本技術領域中，通常將氧化層3稱為硬掩模。
[0038]步驟b、通過光刻工藝定義出溝槽型VDMOS的溝槽區域，并將溝槽區域的氧化層3刻蝕掉，然后去除光刻膠，形成如圖3所示的圖案。
[0039]步驟C、刻蝕外延2，以形成溝槽型VDMOS的溝槽4。其中，具體可以采用例如反應離子刻蝕(Reactive 1n Etching,簡稱RIE)法、感應稱合等離子體(InductivelyCoupledPlasma,簡稱ICP)刻蝕法等刻蝕方法進行刻蝕，因為有氧化層3 (硬掩模)的保護，溝槽4以外區域的外延2不會被刻蝕掉,然后采用緩沖氧化蝕刻劑(Buffered Oxide Etchant,簡稱B0E)將氧化層3 (硬掩模)腐蝕掉，形成如圖4所示的圖案。
[0040]上述步驟a至步驟c為現有技術形成溝槽結構的工藝過程。本領域技術人員也可以根據實際需要采用其它工藝形成溝槽型VDMOS的溝槽4。
[0041 ] 在形成溝槽型VDMOS的溝槽4后，依次進行柵氧5氧化生長和多晶硅6沉積，形成如圖5所示的圖案。具體地，可以采用熱氧化法生長柵氧5，采用低壓化學氣相沉積法進行多晶硅6沉積。需要說明是，應當首先在具有溝槽4的外延2表面生長柵氧5，然后在形成有極氧5的表面沉積多晶娃6。還需要說明的是，在本步驟中沉積的多晶娃6,將同時被用作制作溝槽型VDMOS的柵極的材料，又被用作制作ESD 二極管的基底的材料。
[0042]步驟102、在多晶硅6的表面涂覆第一掩膜材料7，形成如圖6所示的圖案。
[0043]步驟103、采用刻蝕法刻蝕多晶硅6，去除第一掩膜材料7，以在溝槽型VDMOS的柵氧5表面形成ESD 二極管的多晶硅基底8。
[0044]優選地，在形成ESD 二極管的多晶硅基底8的同時，形成溝槽型VDMOS的柵極9，形成如圖7所示的圖案。
[0045]具體地，第一掩膜材料7可以是光刻膠，采用光刻工藝對多晶硅6進行圖形定義，采用干法刻蝕工藝對多晶硅6進行刻蝕。采用干法刻蝕法去除第一掩膜材料7，例如反應離子刻蝕(Reactive 1n Etching,簡稱 RIE)、感應稱合等離子體(Inductively CoupledPlasma,簡稱ICP)，去除第一掩膜材料7。或者采用濕法刻蝕法去除第一掩膜材料7，例如采用硫酸和雙氧水的混合溶液，本實施例對此不作限定。
[0046]步驟104、在ESD 二極管的多晶硅基底8上，涂覆第二掩膜材料，注入N型離子，以形成ESD 二極管的N型區10，去除第二掩膜材料，形成如圖8所示的圖案。
[0047]具體地，第二掩膜材料可以是光