一種集成柵級驅動功率器件及其制備方法
【技術領域】
[0001]本發明屬于半導體功率器件技術領域，特別是涉及一種集成柵級驅動(Integrated Gate Driver Transistor, IGDT)功率器件及其制備方法。
【背景技術】
[0002]功率MOS器件的電荷平衡理論于十年前引入半導體行業，已在高壓功率MOS器件市場設立了新的標桿。功率MOS器件基于電荷平衡技術，可以降低導通電阻和寄生電容，這使得功率MOS器件具有極快的開關特性，從而可以降低開關損耗，實現更高的功率轉換效率。然而，功率MOS器件超快的開關性能也帶了不必要的副作用。功率MOS器件芯片面積比普通功率MOS器件的芯片面積要小很多，這使得柵漏電容減小，導致器件開關時間縮短，漏極電壓變化率增大，柵電壓震蕩劇烈，而且在關斷時柵漏電容在初期處于低壓反偏的大電容狀態，柵漏電容的減小，使柵電壓的振蕩更為劇烈。柵電壓震蕩會導致器件或印刷電路板內的雜散寄生效應以及開關電源中功率MOS器件的非線性寄生電容，從而產生電磁干擾和穩定性問題。
[0003]現有技術通常是在電路板上通過改進電路來抑制功率MOS器件的電磁干擾問題，但是這會增加電路板上電路的復雜度并提高電路板的制造成本。現有技術中，還提出了一種通過在功率MOS器件的柵極金屬墊與柵極之間集成一個電阻以在高電流狀態下控制開關時漏極電壓變化率并降低柵電壓振蕩的方法，其等效電路圖如圖1所示，功率MOS器件10中的柵極金屬墊11與柵極(G)之間集成的柵極電阻(Rg) 12能夠抑制漏源極峰值電壓并能夠防止功率MOS器件中導線電感和寄生電容產生的柵電壓振蕩。但是柵極電阻的增加會增大功率MOS器件的開關損耗，降低功率MOS器件的工作效率和可靠性。
【發明內容】
[0004]本發明的目的是為克服現有技術所存在的不足而提供一種集成柵級驅動(IGDT)功率器件及其制備方法，本發明通過在現有的功率器件內集成雙極結型晶體管來抑制功率器件在開關時的柵電壓震蕩以降低電磁干擾，以顯著提高功率器件的工作效率和可靠性。
[0005]根據本發明提出的一種集成柵級驅動(1TT)功率器件，包括:
[0006]在半導體襯底的底部設有第一摻雜類型的漏極及位于該漏極之上的第一摻雜類型的襯底外延層；
[0007]凹陷在所述襯底外延層內設有用于與襯底外延層雜質形成電荷平衡的第二摻雜類型的柱狀摻雜區；
[0008]所述襯底外延層和柱狀摻雜區內設有第二摻雜類型的體區，在所述體區內設有第一摻雜類型的源極；
[0009]所述襯底外延層之上設有柵介質層，所述柵介質層之上設有柵極，所述柵極通過柵極金屬墊與外部電路連接，所述柵極金屬墊與所述柵極之間設有第一電阻；
[0010]其特征在于，還包括雙極結型晶體管；
[0011]所述雙極結型晶體管的發射極與所述柵極連接；
[0012]所述雙極結型晶體管的基極與所述柵極金屬墊連接；
[0013]所述雙極結型晶體管的集電極與所述源極連接。
[0014]本發明上述的一種集成柵級驅動(1TT)功率器件的進一步優選方案為:
[0015]本發明所述雙極結型晶體管的基極與所述柵極金屬墊之間設有第二電阻。
[0016]本發明所述雙極結型晶體管的發射極與所述柵極之間設有第三電阻；或者所述雙極結型晶體管的集電極與所述源極之間設有第三電阻。
[0017]本發明所述第二摻雜類型的柱狀摻雜區內設有所述雙極結型晶體管的基區，該基區內設有所述雙極結型晶體管的發射區。
[0018]本發明所述雙極結型晶體管為并聯結構的雙極結型晶體管組，所述雙極結型晶體組中的每個雙極結型晶體管的基極與基極并連、發射極與發射極并連、集電極與集電極并連。
[0019]本發明所述第一摻雜類型為η型摻雜，所述第二摻雜類型為P型摻雜；或者所述第一摻雜類型為P型摻雜，所述第二摻雜類型為η型摻雜。
[0020]本發明提出的一種集成柵級驅動(1TT)功率器件的制備方法，包括:
[0021]在第一種摻雜類型的漏極之上形成第一摻雜類型的襯底外延層；
[0022]在所述襯底外延層內形成凹陷在所述襯底外延層內的第二摻雜類型的柱狀摻雜區；
[0023]其特征在于，還包括:
[0024]在所述柱狀摻雜區和襯底外延層內形成功率器件元胞的第二摻雜類型的體區；
[0025]在所述柱狀摻雜區內形成第一摻雜類型的阱區，作為所述雙極結型晶體管結構的基區；
[0026]在所述柱狀摻雜區和襯底外延層的表面形成第一層絕緣薄膜；
[0027]在所述第一層絕緣薄膜之上形成第一層導電薄膜；
[0028]刻蝕所述第一層導電薄膜，刻蝕后剩余的第一層導電薄膜形成器件的柵極以及第一電阻、第二電阻、第三電阻；
[0029]進行第一摻雜類型的離子注入，與在所述阱區內形成的雙極結型晶體管的基區相連接，形成高濃度的基極，并在所述功率器件元胞的體區內形成功率器件的源極；
[0030]淀積第二層絕緣薄膜，并進行光刻和刻蝕以定義接觸孔的位置；
[0031]進行第二摻雜類型的離子注入，在所述阱區內形成雙極結型晶體管的發射極和集電極，并形成所述功率器件元胞的體區接觸區；
[0032]淀積第二層導電薄膜，并進行光刻和刻蝕以形成柵極金屬墊，同時將所述雙極結型晶體管、柵極金屬墊、第一電阻、第二電阻、第三電阻、柵極和源極進行連接。
[0033]本發明上述的一種集成柵級驅動(1TT)功率器件的制備方法的進一步優選方案為:
[0034]本發明所述第一層絕緣薄膜的材質為氧化硅、氮化硅、氮氧化硅或高介電常數的絕緣材料。
[0035]本發明所述第二層絕緣薄膜的材質為氧化硅或氮化硅。
[0036]本發明所述第一層導電薄膜的材質為摻雜的多晶硅。
[0037]本發明所述第二層導電薄膜的材質為摻雜的多晶硅、銅、鋁、鎢、鈦、氮化鈦和氮化鎢中的一種或兩種及以上組成的合金。
[0038]本發明與現有技術相比其顯著優點在于:
[0039]第一，本發明是在現有的功率器件內集成雙極結型晶體管和第一電阻，本發明的集成柵級驅動(IGDT)功率器件在關斷時，當柵電壓為低電壓值時，流過雙極結型晶體管的電流Ice較小，柵電流主要流過柵極金屬墊與柵極之間的第一電阻，當柵電壓產生震蕩為大電壓時，電流Ice較大，柵電流主要流過雙極結型晶體管，這使得集成柵級驅動(IGDT)功率器件能夠快速關斷，不僅能夠抑制柵電壓震蕩、降低電磁干擾，還能夠提高功率器件的工作效率和可靠性，適用于開關損耗主要為關斷損耗的方案。
[0040]第二，本發明將雙極結型晶體管集成在功率器件內部，能夠簡化電路板的電路設計并降低電路板的制造成本。
[0041]第三，本發明降低了柵極上的寄生電感，抑制了柵極電感上產生的噪聲，提高了功率器件器件工作的穩定性。
[0042]第四，本發明提出的一種集成柵級驅動(1TT)功率器件的制備方法，具有工藝過程簡單、可靠和易于控制的優點。
【附圖說明】
[0043]圖1是現有技術的一種功率器件的等效電路示意圖。
[0044]圖2a和圖2b是本發明提出的一種集成柵級驅動(IGDT)功率器件的兩個實施例的等效電路不意圖。
[0045]圖3a是本發明提出的一種集成柵級驅動(IGDT)功率器件的一個實