一種嵌入式閃存結構及其制備方法
【技術領域】
[0001]本發明涉及半導體器件技術領域，尤其涉及一種嵌入式閃存結構及其制備方法。
【背景技術】
[0002]眾所周知，55nm的嵌入式閃存的擦除柵和浮柵之間的耦合比的大小直接影響嵌入式閃存(eflash)的擦除效率，當前技術中是在控制柵制作完成之后沉積二氧化硅和氮化硅的側墻，然后進行側墻刻蝕形成側墻層。再利用側墻層作為自對準進行浮柵的刻蝕來形成擦除柵和浮柵之間的交疊區。
[0003]采用在浮柵和擦除柵之間沉積一層第二遂穿氧化層以達到使浮柵和擦除柵隔離的方法解決這一問題，該種方法的確在一定程度上提高了嵌入式閃存的擦除效率，但是，該依靠該方法制作擦除柵到浮柵的耦合比難以繼續降低。
[0004]因此，如何繼續降低擦除柵到浮柵的耦合比以提高55nm嵌入式閃存擦除效率成為本領域技術人員面臨的一大難題。
【發明內容】
[0005]鑒于上述問題，本發明提供一種嵌入式閃存的結構及其制備方法，旨在提高閃存的擦除效率，通過優化工藝的順序，改善擦除柵到浮柵之間的第二遂穿氧化層沉積前的工藝，以實現擦除柵到浮柵的耦合比的降低，該技術方案具體為:
[0006]—種嵌入式閃存結構的制備方法，其中，所述方法包括:
[0007]提供一硅襯底，且所述硅襯底上預設有第一器件區域和第二器件區域；
[0008]于所述硅襯底上按照從下至上的順序依次制備第一遂穿氧化層、浮柵多晶硅層、ONO層、控制柵多晶娃層和氮化娃層；
[0009]依次刻蝕所述氮化硅層、所述控制柵多晶硅層和所述ONO層至所述控制柵多晶硅層的上表面，以在位于所述第一器件區域的所述硅襯底之上形成第一開口及在位于所述第二器件區域的所述硅襯底之上形成第二開口；
[0010]利用掩膜刻蝕所述第一開口底部至所述第一遂穿氧化層的上表面，以形成第一凹槽，及刻蝕所述第二開口底部至所述第一遂穿氧化層的上表面，以形成第二凹槽；
[0011]于所述第一凹槽中制備氧化層及第二遂穿氧化層；
[0012]于所述第一開口和第一凹槽中制備擦除柵及于所述第二開口和所述第二凹槽中制備字線柵。
[0013]上述的嵌入式閃存的制備方法，其中，所述形成所述第一凹槽和所述第二凹槽的方法還包括:
[0014]沉積隔離層材料使所述隔離層材料填充滿所述第一開口和所述第二開口 ；
[0015]依次刻蝕所述側墻層材料和所述浮柵多晶硅層至所述第一遂穿氧化層的上表面，與所述第一開口的下方形成第一凹槽及于所述第二開口的下方形成第二凹槽。
[0016]上述的嵌入式閃存的制備方法，其中，所述方法中于第一凹槽中制備氧化層及第二遂穿氧化層的步驟還包括:
[0017]于所述第一凹槽、所述第一開口、所述第二凹槽和所述第二開口中填充氧化層材料；
[0018]利用機械研磨工藝將所述氧化層的上表面平坦化，使所述氧化層的上表面與所述氮化硅層的上表面呈水平狀態；
[0019]刻蝕所述氧化層至所述第一凹槽、第二凹槽中保留預定厚度的氧化層；
[0020]沉積第二遂穿氧化層材料使所述第二遂穿氧化層材料填充所述第一凹槽、所述第一開口、所述第二凹槽和所述第二開口 ；
[0021]采用刻蝕所述第二遂穿氧化層至第一凹槽中保留部分第二遂穿氧化層及清除所述第二凹槽底部的氧化層及位于所述氧化層上方的第二遂穿氧化層。
[0022]上述的嵌入式閃存的制備方法，其中，形成所述擦除柵和所述字線柵的步驟還包括:
[0023]于所述第一開口和所述第二開口沉積多晶硅材料；
[0024]刻蝕所述第一開口和所述第二開口中的多晶硅材料層，于第一開口中形成擦除柵，于所述第二開口中形成字線柵。
[0025]上述的嵌入式閃存的制備方法，其中，所述氧化層的厚度為180埃-220埃。
[0026]上述的嵌入式閃存的制備方法，其中，所述掩膜的材質為二氧化硅或氮化硅。
[0027]—種嵌入式閃存，其中，所述嵌入式閃存包括:
[0028]硅襯底，設置有第一器件區和第二器件區；以及
[0029]于所述硅襯底上方從下往上依次制備有遂穿氧化層、浮柵多晶硅層、ONO層、控制棚.多晶娃層和氣化娃層；
[0030]第一通孔，設置于所述第一器件區的上方的遂穿氧化層的上表面；
[0031]第二通孔，設置于所述第二器件區的上方的遂穿氧化層的上表面；
[0032]擦除柵極，設置于所述第一通孔中；
[0033]字線柵極，設置于所述第二通孔中。
[0034]上述的嵌入式閃存，其中，所述第一通孔中還設置有氧化層，所述氧化層位于所述遂穿氧化層與所述擦除柵極之間。
[0035]上述的嵌入式閃存，其中，所述擦除柵極與所述第一通孔之間設置有側墻層。
[0036]上述的嵌入式內存，其中，所述字線柵極與所述第二通孔之間設置有側墻層。
[0037]上述技術方案具有如下優點或有益效果:
[0038]采用本技術方案，有效降低了擦除柵和浮柵的耦合比，從而有效提高了 55nm嵌入式閃存的擦除效率。
【附圖說明】
[0039]參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用于說明和闡述，并不構成對本發明范圍的限制。
[0040]圖1為本發明實例中嵌入式閃存的制備方法流程圖；
[0041]圖2-7為本發明實施例中嵌入式閃存制作過程的結構示意圖；
[0042]圖8為本發明實施例中嵌入式閃存的結構示意圖。
【具體實施方式】
[0043]為了讓具備本項發明所屬領域常規知識的人員輕松實施本項發明，參照下面所示的附圖，對本項發明的實例進行詳細說明。但，本項發明可按照不同的形態實施，不僅僅局限于在此說明的實例。為了更加明確地說明本項發明，省略了圖紙中與說明無關的部分；而且，在整個說明書中，向類似部分賦予類似的圖紙符號。
[0044]在本項發明的整個說明書中，某一個部分與另一個部分的“連接”，不僅包括“直接連接”，還包括通過其他元器件相連的“電氣性連接”。
[0045]在本項發明的整個說明書中，某一個部件位于另一個部件的“上方”，不僅包括某一個部件與另一個部件相接處的狀態，還包括兩個部件之間還設有另一個部件的狀態。
[0046]在本項發明的整個說明書中，某個部分“包括”某個構成要素是指，在沒有特別禁止器材的前提下，并不是排除其他構成要素，而是還能包括其他構成要素。
[0047]在本項發明的整個說明書中采用的程度用語“約”、“實質上”等，如果提示有制造及物質容許誤差，就表示相應數值或接近該數值；其目的是，防止不良人員將涉及準確數值或絕對數值的公開內容用于不當用途。在本項發明的整個說明書中使用的程度用語“?(中的)階段”或“?的階段”，并不是“為了?的階段”。
[0048]本說明書中的‘部件’是指，由硬件構成的單元(unit)、由軟件構成的單元、由軟件和硬件構成的單元。
[0049]另外，一個單元可由兩個以上的硬件構成或者兩個以上的單元由一個硬件構成。本說明書中，通過終端、裝置或設備實施的操作或功能，其中的一部分可利用與相應終端、裝置或設備相連的服務器代替實施。同樣，通過服務器實施的操作或功能，其中的一部分也可以利用與該服務器相連的終端、裝置或設備代替實施。接下來，參照附圖，對本項發明的實例進行詳細說明。
[0050]參照圖1所示結構，為本發明一實施例中提高55nm嵌入式閃存的制備方法流程圖，通過該方法制備的嵌入式閃存可以提高55nm嵌入式閃存的擦除效率。
[0051]首先，提供一硅襯底1，并于硅襯底上依次沉積第一遂穿氧化層2、浮柵多晶硅層3、ONO層4、控制柵多晶硅層5和氮化硅層6，形成如圖2所示的結構示意圖。
[0052]于氮化硅的上表面開始刻蝕，由左至右依次形成第一開口 7和第二開口 8，參見圖3所示結構，其中，該刻蝕停止于浮柵多晶硅層3的上表面，作為一種優選實施例，第一開口 7的橫截面積小于第二開口 8的橫截面積，其中，該刻蝕采用干法刻蝕。
[0053]繼續沉淀掩膜層材