芯片級封裝方法
【技術領域】
[0001]本發明涉及一種芯片級封裝方法，屬于半導體封裝技術領域。
【背景技術】
[0002]隨著社會的發展，社會對芯片的要求向更小、更薄發展。減小電子器件體積的一個方法就是增加芯片的復雜度來減小其在器件中占有的空間。同時，縮小芯片封裝外殼的體積也可以達到這個目標。
[0003]傳統芯片封裝都是采用金屬框架來導通封裝內部與外部的電氣連接，依靠塑封絕緣層來保護芯片，這樣封裝尺寸就會受到很大限制。
[0004]芯片級封裝是目前半導體封裝領域內一種先進的封裝技術。與傳統使用引線框架和模壓塑封不同的是，芯片級封裝采用金屬沉積法在芯片表面生成導電接觸層，通過涂布絕緣、膠的方式來保護芯片不受環境影響。這能有效使得封裝體積能大幅度縮小。
[0005]現有的芯片級封裝方法有如下幾種:第一、制備導電凸塊、第一次切割、第一次涂覆絕緣膠、減薄、第二次切割、第二次涂覆絕緣膠、第三次切割形成已封裝的器件；第二、制備第一層導電凸塊、第一次切割、第二次切割、第一次涂覆絕緣膠、減薄、第二次涂覆絕緣膠、制備第二層導電凸塊、第三次切割形成已封裝的器件；由此可知，已有技術中的芯片級封裝方法在進行第一次切割工序時，都只是切割晶圓厚度的一部分，為了要使得晶圓的外周除了導電凸塊之外均涂覆有絕緣保護膠層，因此，都需要通過對晶圓進行多次切割和多次涂覆絕緣膠才能完成封裝，不僅工藝繁瑣，而且生產效率低，以及增加了封裝工藝成本。
【發明內容】
[0006]
本發明的目的是:提供一種不僅工藝合理，而且生產效率高、封裝工藝成本低的芯片級封裝方法，該方法能夠變換為量產模式，可快速大量生產制造，以克服已有技術的不足。
[0007]為了達到上述目的，本發明的技術方案是:一種芯片級封裝方法，以多顆晶粒集成為一體，且相鄰晶粒之間設有劃片溝槽的晶圓為加工對象；其特征在于:所述封裝方法的具體步驟是:
步驟a、制備導電凸塊；所述制備導電凸塊，是在所述晶圓上的每顆晶粒的接觸區域上制作導電凸塊；
步驟b、減薄；所述減薄是對經步驟a制備的晶圓的背面進行磨片減薄至芯片設計厚度；
步驟C、涂覆絕緣保護膠層；所述涂覆絕緣保護膠層是對經步驟b制備的晶圓的背面涂覆絕緣保護膠，并在晶圓背面形成絕緣保護膠層；
步驟d、切割；所述切割是將經步驟c制備的晶圓的絕緣保護膠層的背面貼到貼膜上固定，然后沿著晶圓上的劃片溝槽進行第一次切割，且切割深度為晶圓的厚度和絕緣保護膠層的厚度的總和； 步驟e、二次涂覆絕緣保護膠層；所述二次涂覆絕緣保護膠層是對經步驟d制備的晶圓的正面和劃片溝槽涂覆絕緣保護膠，且將導電凸塊端部裸露在外，而在晶圓正面形成絕緣保護膠層；
步驟f、二次切割；所述二次切割是對經步驟e后制備的晶圓采用電磁波探測儀探測步驟d的劃片溝槽的位置進行二次切割，且二次切割寬度小于步驟d的第一次切割寬度，爾后將每一個晶粒從貼膜上剝離，制備已封裝的器件。
[0008]在上述技術方案中，所述步驟b中減薄后的晶圓的厚度控制在200um~230um范圍內。
[0009]在上述技術方案中，所述步驟c中晶圓背面形成絕緣保護膠層，是將涂覆絕緣保護膠后的晶圓放置在烘箱內烘燥后取出所形成的，所述烘箱的溫度控制在145~155°C范圍內，烘燥的時間控制在1.5-2.5小時范圍內。
[0010]在上述技術方案中，所述步驟e中晶圓正面形成絕緣保護膠層，是將涂覆絕緣保護膠后的晶圓放置在烘箱內烘燥后取出所形成的，所述烘箱的溫度控制在145~155°C范圍內，烘燥的時間控制在1.5-2.5小時范圍內。
[0011]5.根據權利要求1所述的芯片級封裝方法，其特征在于:所述步驟c和步驟e所用的絕緣保護膠是黑膠、或者是環氧樹脂。
[0012]在上述技術方案中，所述步驟e中晶圓正面的絕緣保護膠層的厚度與導電凸塊的高度是相等的，所述導電凸塊的高度是50um~100um。
[0013]本發明所具有的積極效果是:本發明的所述封裝方法的具體步驟依次是:制備導電凸塊、減薄、涂覆絕緣保護膠層、切割、二次涂覆絕緣保護膠層、二次切割，最后將每一個晶粒從貼膜上剝離，制備已封裝的器件；本發明在切割步驟中，先將晶圓的絕緣保護膠層的背面貼到貼膜上固定，然后再沿著晶圓上的劃片溝槽進行第一次切割，且切割深度為晶圓的厚度和絕緣保護膠層的厚度的總和，即晶圓在第一次切割過程中是直接切到晶圓背面的絕緣保護膠層底部的，并非是切割晶圓的部分厚度，而在二次切割步驟中，對晶圓利用電磁波探測儀探測第一次切割的劃片溝槽的位置進行二次切割，且二次切割寬度小于步驟d中第一次切割寬度；本發明只需進行兩次切割和兩次涂覆絕緣保護膠，在無需添加或改變原有設備的前提下，簡化生產工序，特別是減少切割次數，提高生產效率，以及降低封裝工藝生產成本，同時，該方法能夠變換為量產模式，可快速大量生產制造，實現了本發明的目的。
【附圖說明】
[0014]圖1是本發明的工藝流程圖；
圖2是本發明制備導電凸塊的工藝示意圖；
圖3是本發明減薄的工藝示意圖；
圖4是本發明涂覆絕緣保護膠層的工藝示意圖；
圖5是本發明切割的工藝示意圖；
圖6是本發明二次涂覆絕緣保護膠層的工藝示意圖；
圖7是本發明二次切割的工藝示意圖；
圖8是本發明制備已封裝的器件結構示意圖。
【具體實施方式】
[0015]以下用給出的實施例，對本發明作進一步的說明，但不局限于此。
[0016]如圖1、2、3、4、5、6、7、8所示，一種芯片級封裝方法，以多顆晶粒集成為一體，且相鄰晶粒之間設有劃片溝槽的晶圓為加工對象；所述封裝方法的具體步驟是:
步驟a、制備導電凸塊；所述制備導電凸塊，是在所述晶圓I上