相變化存儲器單元的形成方法
【專利說明】相變化存儲器單元的形成方法
[0001]本申請是申請號為201110092410.X、申請日為2011年4月11日、發明名稱為“相變化存儲器單元及其形成方法”的發明專利申請的分案申請。
技術領域
[0002]本發明涉及一種相變化存儲器單元，尤其涉及一種具有冠狀結構的相變化存儲器單元。
【背景技術】
[0003]相變化存儲器(phase change memory ;PCM)為一種非易失性存儲器，其中相變化材料的功能區的狀態在結晶態(crystalline)及非晶態(amorphous)間轉換，例如借由產生熱能的電流來轉換。而利用功能區的狀態來表現存儲的數據。例如，在熱激發(heatexcitat1n)后，若功能區在結晶態，所存儲的數據是在低邏輯電平(例如，“低信號”)。然而，若功能區為非晶態，所存儲的數據為高邏輯電平(例如，“高信號”)。相變化存儲器也稱為相隨機存取存儲器(phase random access memory ;PRAM)、相變化隨機存取存儲器(phase change random access memory ;PCRAM)、雙向通用存儲器(ovonic unifiedmemory)、硫族隨機存取存儲器(chalcogenide random access memory ;C_RAM)等。傳統上，相變化隨機存取存儲器的制造需要利用復雜且昂貴的蝕刻技術，例如需要多于一個的圖案化掩模。
【發明內容】
[0004]為了克服現有技術中存在的缺點，本發明一實施例提供一種相變化存儲器單元的形成方法，包括:在具有一第一介電層、一第二介電層、及一第三介電層的一第一結構上形成穿過該第三介電層及該第二介電層的一冠狀結構；沉積一第四介電層在該第一結構上，使得該第四介電層覆蓋該第三介電層的表面、該冠狀結構的側壁以及表面，其中該第四介電層在該第四介電層所覆蓋的不同區域皆具有相同的厚度；移除該第四介電層的一部分，以形成具有該第四介電層的剩余部分的一第一間隙物；移除該第四介電層的該部分時也移除該第三介電層的一部分，而形成具有該第三介電層的剩余部分的一第二間隙物，因而形成一第二結構；在該第二結構上沉積一相變化層；在該相變化層上沉積一電極層；以及利用一化學機械研磨工藝移除部分的該相變化層及該電極層，以形成具有該相變化層的剩余部分的一相變化區，以及形成具有該電極層的剩余部分的一電極區。
[0005]本發明另一實施例提供一種相變化存儲器單元，包括:一第一接觸插塞；一相變化區在該第一接觸插塞上且與其接觸；一電極區；以及一第二接觸插塞在該電極區上且與其接觸；其中該相變化區圍繞該電極區；該電極區具有與該相變化區接觸的一第一表面，以及與該第二插塞接觸的一第二表面；該第二表面面積大于該第一表面面積。
[0006]本發明又一實施例提供一種相變化存儲器單元的形成方法，包括:在一基板上形成一冠狀結構；在該冠狀結構中形成一第一間隙物在一第二間隙物上；該第一間隙物及該第二間隙物定義一第一開口 ；該第一間隙物具有一第一間隙物開口大于該第二間隙物的一第二間隙物該口 ；在該第一開口中形成一相變化區，因此定義一第二開口 ；在該第二開口中形成一電極區；其中該相變化區的形成以及該電極區的形成是借由下列步驟的其中一種所形成:在該第一開口上沉積一相變化層；在該相變化層上沉積一電極層；以及借由第一化學機械研磨工藝移除部分該相變化層及該電極層，以形成具有該相變化層的剩余部分的該相變化區，以及形成具有該電極層的剩余部分的該電極區；或在該第一開口上沉積該相變化層；借由一第二化學機械研磨工藝移除該相變化層的一部分，以形成該相變化區；在該相變化區上沉積該電極層，而后借由一第三化學機械研磨工藝移除該電極層的一部分，以形成該電極區。
[0007]本發明的實施例中，利用一個掩模來形成相變化隨機存取存儲器單元的冠狀結構，可降低制造成本。
[0008]為讓本發明的上述和其他目的、特征、和優點能更明顯易懂，下文特舉出較佳實施例，并配合附圖，作詳細說明如下:
【附圖說明】
[0009]圖1為根據數個實施例的相變化存儲器陣列的三維透視圖。
[0010]圖2A為根據數個實施例的圖1的相變化存儲器陣列的相變化存儲器結構的剖面圖。
[0011]圖2B為根據數個實施例的相變化存儲器陣列的相變化存儲器單元的剖面圖。
[0012]圖3為根據數個實施例的圖1的相變化存儲器陣列的制造方法的流程圖。
[0013]圖4-圖10為根據數個實施例的依照圖3的制造方法所制造圖1的相變化存儲器陣列在不同制造階段的剖面圖。
[0014]【主要附圖標記說明】
[0015]100?相變化存儲器陣列
[0016]105?字元線
[0017]110?位元線
[0018]115?存儲器單元
[0019]120?(第一)接觸插塞
[0020]125?(第二)接觸插塞
[0021]250?功能區
[0022]A?平面
[0023]200、400、500、600、700、800、1000 ?結構
[0024]205?基板
[0025]210?(第一)介電層
[0026]215?(第二)介電層
[0027]217?相變化區
[0028]218?電極區
[0029]219?區域
[0030]220?(第三)介電層
[0031]225?(第四)介電層
[0032]230?(第五)介電層
[0033]300?方法
[0034]305、320、325、330、335、340 ?步驟
[0035]505?光致抗蝕劑層
[0036]507 ?開口
[0037]605?冠狀結構
[0038]705?介電層
[0039]810、815 ?間隙物
[0040]805?外形
[0041]905?相變化層
[0042]910?電極層
[0043]1005 ?表面
【具體實施方式】
[0044]以下依本發明的不同特征舉出數個不同的實施例。本發明中特定的元件及安排是為了簡化，但本發明并不以這些實施例為限。舉例而言，于第二元件上形成第一元件的描述可包括第一元件與第二元件直接接觸的實施例，也包括具有額外的元件形成在第一元件與第二元件之間、使得第一元件與第二元件并未直接接觸的實施例。此外，為簡明起見，本發明在不同例子中以重復的元件符號和/或字母表示，但不代表所述各實施例和/或結構間具有特定的關系。
[0045]在一些實施例中，包括有一或多個特征的組合和/或優點。相變化隨機存取存儲器單元可由相變化材料的化學機械研磨工藝輕易形成。利用一個掩模來形成相變化隨機存取存儲器單元的冠狀結構，可降低制造成本。相變化隨機存取存儲器單元可應用于高密度非易失性閃存式存儲器(high density non-volatile flash memory)。其具有寬度的電極表面，因此可容易搭配位在電極表面頂部上方所設置的接觸插塞。
_6] 相變化存儲器單元及結構的實施例
[0047]圖1為根據一些實施例的相變化(PC)存儲器陣列100的三維透視圖。
[0048]相變化存儲器陣列100包括四個字元線(word line) 105及三個位元線(bitline) 110。字元線105親接上三個存儲器單元115，而位元線110親接上四個存儲器單元115。為了簡化的緣故，僅標示一個存儲器單元115。存儲器單元115經由第一接觸區(例如，接觸插塞)120耦接至字元線105，且經由第二接觸插塞125耦接至位元線110。在一些實施例中，第一接觸插塞120及第二接觸插塞125是由鎢制成，然而在不同實施例中也可使用其他金屬材料。在至少一實施例中，字元線105是由多晶硅或其他適合的材料所形成。接觸插塞120作為加熱器，其中各加熱器產生熱能，而改變對應的功能區250的性質(圖2B)，也即，改變相變化存儲器單元115中所存儲的數據。在一些實施例中，電流流經接觸插塞120而在接觸插塞120中產生熱能。平面A表示圖2A-圖10的剖面的參考平面。
[0049]圖1顯示四個字元線105、三個位元線110、數個單元耦接至字元線105 (例如三個單元115)，及數個單元親接至位元線110 (例如四個單元115)作為說明。在一些實施例中，字元線105的數目、位元線110的數目、及存儲器單元115耦接至字元線105和/或位元線110的數目可改變，且可為任何正整數。
[0050]圖2A為根據數個實施例的沿著圖1中的參考平面A所示結構200的剖面圖。在圖1中的參考平面A切過四個存儲器單元115。然而，為了說明的緣故，在圖2A中只顯示兩個存儲器單元115。為了簡化，只有敘述及標示一個存儲器單元115的相關細節。其他存儲器單元115與其他所述的存儲器單元115具有類似的元件及特性。
[0051]在圖2A中，字元線105在基板205中，且存儲器單元115及其他層及元件(例如，介電層210、接觸插塞120、存儲器單元115等)在基板205之上。
[0052]接觸插塞120耦接至字元線105，且被第一介電層210圍繞，在一些實施例中，第