一種隧穿增強型hemt器件的制作方法
【技術領域】
[0001]本發明屬于半導體技術領域，具體的說涉及一種增強型HEMT(High ElectronMobility Transistor，高電子迀移率晶體管)器件。
【背景技術】
[0002]基于GaN材料的高電子迀移率晶體管(HEMT)，由于高的電子飽和速度、二維電子氣(2DEG)溝道中高濃度電子以及較高的臨界擊穿電場，使得其在大電流、低功耗、高壓開關器件應用領域具有巨大的應用前景。
[0003]功率開關器件的關鍵是實現高擊穿電壓、低導通電阻和高可靠性。HEMT器件的擊穿主要是由于柵肖特基結的泄漏電流和通過緩沖層的泄漏電流引起的。為了充分利用GaN材料的高臨界擊穿電場等優異特性，提高器件耐壓，業內研究者進行了許多研究。借助于S i基器件中成熟的結終端技術，研究者將其應用到HEMT中，極大的改善了器件的性能。場板技術是一種用來改善器件耐壓的常用終端技術，文獻(J.Li，et.al.“High breakdown voltage GaN HFET with field plate，，IEEE Electron Lett,,vol.37, n0.3，pp.196-197，2001)采用了與柵短接的場板，場板的引入可以降低主結的曲率效應和電場尖峰，從而提高耐壓，同時場板的制作工藝十分簡單。然而在場板邊緣處引入新的電場峰值，擊穿易發生在表面處；同時，與柵或源電極連接的金屬場板會使器件寄生電容增大，影響器件的高頻和開關特性。文獻(Eldad Bahat-Treidel, et.al.aPunchthrough-Voltage Enhancement of AlGaN/GaN HEMTs Using AlGaNDouble-Heterojunct1n Confinement，，，IEEE Transact1ns on Electron Devices, vol.55, n0.12，pp.3354-3359，2008)在緩沖層中引入背勢皇層，如圖1所示，背勢皇層的引入，使2DEG的限域性更強，減小了緩沖層的漏電，且背勢皇與緩沖層形成異質結并在其界面形成2DHG，反向耐壓時輔助耗盡漂移區，優化橫向電場分布，從而提高耐壓。但是，在緩沖層內部的2DHG寄生溝道為緩沖層漏電提供了另一條途徑，器件可靠性也因此受到影響。文獻(Akira Nakajima, et.al.‘‘GaN-Based Super Heterojunct1n Field Effect TransistorsUsing the Polarizat1n Junct1n Concept，，IEEE Electron Device Letters, vol.32,n
0.4，pp.542-544，2011)采用極化超結的思想，在漂移區部分的AlGaN勢皇層上方生長一層頂層GaN，并在其界面形成二維空穴氣(2DHG)，2DHG與其下方的2DEG形成天然的“超結”，在阻斷耐壓時，輔助耗盡漂移區，優化器件橫向電場，從而達到提高耐壓的目的，如圖2所示。但是頂層GaN與柵電極形成了空穴的歐姆接觸，在正向導通時，柵壓較大時會產生柵極泄漏電流，限制了柵壓擺幅。
[0004]對于AlGaN/GaN HEMT器件而言，增強型(常關型)HEMT器件比耗盡型(常開型)HEMT器件具有更多的優勢，其實現技術也是研究者們極其關注的問題。文獻(W.Saito, et.al., “Recessed-gate structure approach toward normally off high-voltage AlGaN/GaN HEMT for power electronics applicat1ns,，，IEEE Trans.Electron Devices, v
01.53, n0.2，pp.356-362，2006)報道了采用槽柵結構實現了一種準增強型高壓AlGaN/GaN HEMT,如圖3所示，凹柵刻蝕能夠有效地耗盡柵極下方2DEG濃度，極大地提高閾值電壓，但是凹柵刻蝕需要精確地控制刻蝕深度和降低等離子體處理引起的刻蝕損傷。文南犬(Yong Cai, et.al.“High-performance enhancement-mode AlGaN/GaN HEMTs usingfluoride-based plasma treatment”，IEEE Electron Device Lett, Vol.26,N0.7,pp.435-437，2005)采用氟離子處理技術實現了增強型HEMT器件，該器件通過在AlGaN/GaNHEMT柵下的AlGaN勢皇層中注入氟離子，由于氟離子的強電負性，可以有效的耗盡溝道區的強二維電子氣，從而實現增強型HEMT器件。但是柵下勢皇層中全部注入氟離子，一方面大大減小了 2DEG濃度和迀移率，使正向電流能力減小；另一方面，在較薄的半導體勢皇層中注入氟離子的過程容易對勢皇層材料造成損傷，從而影響溝道中載流子的迀移率和器件的可靠性。文獻(Li Yuan, Hongwei Chen, and Kevin J.Chen, “Normally Off AlGaN/GaNMetal - 2DEG Tunnel-Junct1n Field-Effect Transistors^IEEE Electron Device Letters，Vol.32, N0.3，pp.303-305, 2011)報道了采用肖特基源極實現增強型，通過柵極上加壓場控肖特基源極與勢皇層之間的勢皇高度和厚度，產生隧穿電流，如圖4所示，但是該方式實現增強型需要柵電極離源電極很近，而平面柵對肖特基勢皇能帶的調控能力比較弱，且閾值電壓較高時，柵壓較高時，柵肖特基結也有可能開啟，影響器件的可靠性。。
【發明內容】
[0005]本發明所要解決的，就是針對上述問題，提出一種隧穿增強型HEMT器件。
[0006]為實現上述目的，本發明采用如下技術方案:
[0007]—種隧穿增強型HEMT器件，如圖5所示，包括襯底1、位于襯底I上層的緩沖層2和位于緩沖層2上層的勢皇層3，所述緩沖層2與勢皇層3的接觸面形成具有二維電子氣(2DEG)溝道的第一異質結；所述勢皇層3上表面的一端具有與勢皇層3形成歐姆接觸的漏電極5 ;其特征在于，所述勢皇層3上表面的另一端具有與勢皇層3形成肖特基接觸的源電極6，所述勢皇層3上表面具有能與其產生反向極化的反極化半導體層4，所述反極化半導體層4與勢皇層3的接觸面形成具有二維空穴氣(2DHG)的第二異質結；所述源電極6與反極化半導體層4連接并沿反極化半導體層4的上表面向靠近漏電極5的方向延伸；所述漏電極5與反極化半導體層4之間具有空穴阻斷區9 ;所述源電極6遠離漏電極5的一側具有凹槽，所述凹槽的底部位于緩沖層2中，所述凹槽的底部與側壁具有絕緣柵介質7，所述絕緣柵介質7沿源電極6上表面向靠近漏電極5的方向延伸，所述絕緣介質7與覆蓋在絕緣介質7上的金屬柵電極8構成絕緣柵極結構。
[0008]本發明總的技術方案，為了充分利用GaN基材料的高臨界擊穿電場和高電子飽和速度等特性，提升器件耐壓且實現增強型，本發明提出一種極化超結隧穿增強型HEMT器件。本發明的方案通過在柵漏之間的勢皇層上表面生長一層半導體層，該半導體層能與勢皇層產生反向極化并在其界面處形成2DHG ;此外，金屬源電極與勢皇層不再形成歐姆接觸，而是形成肖特基勢皇，源電極同時與反向極化層形成歐姆接觸，且金屬柵極不再位于源極和漏極之間而是通過刻蝕凹槽在遠離漏極的源極邊緣形成凹槽絕緣柵電極。一方面，源漏之間的2DHG與2DEG形成極化超結，阻斷狀態時輔助耗盡漂移區，優化器件的橫向電場，提高器件耐壓；另一方面，源電極肖特基勢皇夾斷源極與2DEG之間的縱向導電溝道，由凹槽柵電極上施加的電壓對縱向導電溝道的能帶進行電場調制，產生電子隧穿電流，從而實現增強型
[0009]進一步的，所述空穴阻斷區9為采用刻槽方式形成。
[0010]本方案所述的刻槽方式，是指采用刻蝕工藝將與漏電極連接的半導體層刻蝕掉，形成空槽從而實現物理阻斷。
[0011]進一步的，所述空穴阻斷區9為采用離子注入方式形成。
[0012]本方案所述的離子注入方式是指采用離子注入工藝在半導體層中注入能阻斷二維空穴氣的半導體雜質。
[0013]進一步的，所述反極化半導體層4采用階梯摻雜或線性摻雜。
[0014]進一步的，所述反極化半導體層4靠近源電極5的一端摻雜有P型半導體雜質。
[0015]進一步的，所述空穴阻斷區9為在反極化半導體層4中注入N型半導體雜質形成。
[0016]進一步的，所述源電極6與漏電極5之間的反極化半導體層4上表面具有介質鈍化層10。
[0017]進一步的，所述反極化半導體層4采用的材料為S1、SiC、GaN, A1N、AlGaN, InGaN,InAlN中的一種或幾種的組合。
[0018]進一步的，所述緩沖層2和勢皇層3采用的材料為GaN、A1N、AlGaN、InGaN, InAlN中的一種或幾種的組合。
[0019]進一步的，所述襯底I采用的材料為藍寶石、S1、SiC、AlN、GaN、AlGaN中的一種或幾種的組合。
[0020]本發明的有益效果為，