高崩潰電壓金屬-絕緣體-金屬電容器的制造方法
【技術領域】
[0001] 本發明有關一種高崩潰電壓金屬-絕緣體-金屬電容器，應用于復合半導體集成 電路、手機電路中，其中電容器中的絕緣體為一介電材料層，其是由復數層二氧化鉿（HfO2) 層與復數層二氧化硅（SiO2)層交替堆疊而成厚度大于500A的介電材料層，具有高電容密 度、低漏電流以及高崩潰電壓等特點。
【背景技術】
[0002] 金屬-絕緣體-金屬電容器的應用很廣泛，但在不同的應用時，對金屬-絕緣 體-金屬電容器的崩潰電壓的需求卻截然不同。例如，請參閱圖6、圖6A以及圖6B(分別為 "Berthelot, A. ; Caillat, C. ; Huard, V. ; Barno I a, S. ; Boeck, B. ; Del-Puppo, Η. ; Emonet, N. & Lalanne, F. (2006). Highly Reliable TiN/Zr02/TiN 3D Stacked Capacitors for 45 nm Embedded DRAM Technologies, Proc. of ESSDERC 2006, pp. 343 - 346, Montreux, Switzerland, Sept. 2006" 中的 Figure 5、Figure 11 以及 Figure 4)，現有應用于動態隨機存取記憶體Dynamic Random Access Memory (DRAM)的 金屬-絕緣體-金屬電容器，其崩潰電壓的要求通常都在6V以下。
[0003] 請參閱圖6,其為針對DRAM應用所設計的金屬-絕緣體-金屬電容器，其設計為下 層金屬層為氮化鈦（TiN),介電層為二氧化錯（ZrO2),上層金屬層為氮化鈦（TiN)。其中介電 層亦可為二氧化鉿（HfO2)或氧化鋁（A1203)。請同時參看圖6A以及圖6B，以氧化鋁（Al 2O3) 為例，當氧化鋁（Al2O3)的膜厚接近50A (等效二氧化硅（SiO2)約20A)時，其崩潰電壓約在 5. 5V左右。而在二氧化鉿（HfO2)以及二氧化鋯（ZrO2)的例子中，其崩潰電壓更是低于4V。 然而，在手機的應用上，對金屬-絕緣體-金屬電容器的崩潰電壓的要求卻是高達50V，與 DRAM的應用差距甚大。
[0004] 不僅僅對崩潰電壓的要求有所不同，應用在DRAM以及應用在手機時對金屬-絕緣 體-金屬電容器的生命期的要求亦大不相同。時間-介電崩潰生命期測試是半導體常用來 測試IC元件的可靠度的方法。測試金屬-絕緣體-金屬電容器時，是于高溫之下，對電容 器施加以一固定電壓，來量測其崩潰的時間，由此結果推估其生命期的大小是否符合要求。 對應用于DRAM的金屬-絕緣體-金屬電容器的要求通常為施加電壓為3V時，生命期必須 大于或等于10年（3. IxlO8sec);而對應用于手機的金屬-絕緣體-金屬電容器，則是在溫 度125°C之下，施加20V的電壓，其生命期必須大于或等于20年（6. 3xlOssec)。很顯然地， 應用于DRAM的金屬-絕緣體-金屬電容器的設計不論在生命期的要求或是在崩潰電壓的 要求皆無法滿足應用于手機的金屬-絕緣體-金屬電容器的設計。
[0005] 請參閱圖7,為一現有技術為設計適用于手機的金屬-絕緣體-金屬電容器所使用 的設計。于一砷化鎵（GaAs)基板上依序形成一隔離層、一第一金屬層（Au)、一氮化娃介電 層（Si3N4)、一粘合層（Ti)以及一第二金屬層（Au)。當氮化硅介電層（Si3N 4)的厚度為1000A 時，經時間-介電崩潰生命期的測試，在施加電壓為20V時，其生命期可達到大于或等于20 年（6. 3xlOssec)的要求。而其崩潰電壓為81. 5V，也可達到手機應用上的要求。然而，其電 容密度卻只有580 (pF/mm2)。對于越來越密集的集成電路設計需求，需要更高的電容密度 的金屬-絕緣體-金屬電容器的設計。
[0006] 電容密度越高，代表單位面積的電容越高，換句話說，當需要電容固定時，電容密 度較高的金屬-絕緣體-金屬電容器設計所占的面積小于電容密度較低的金屬-絕緣 體-金屬電容器設計。例如，當設計手機電路時，如果能使用電容密度較高的金屬-絕緣 體-金屬電容器的設計，貝1J金屬-絕緣體-金屬電容器所占的面積將大幅縮小。由于電容器 占手機電路上相當大的比例，因此，設計出具有高電容密度的金屬-絕緣體-金屬電容器， 將能大幅降低成本，使產品具有更高的競爭性。
[0007] 有鑒于此，本發明人發展出新的設計，能夠克服一般現有金屬-絕緣體-金屬電 容器的設計的缺陷，并設計出具有高電容密度的金屬-絕緣體-金屬電容器，又能通過時 間-介電崩潰生命期的測試，在施加電壓為20V時，其生命期可達到大于或等于20年（6. 3 X 10s sec)的要求，且同時其崩潰電壓也可達到50V以上，以符合手機應用的高崩潰電壓值 的需求。
【發明內容】
[0008] 本發明所欲解決的技術問題在于如何提高金屬-絕緣體-金屬電容器的崩潰電壓 以及降低金屬-絕緣體-金屬電容器的漏電電流，其崩潰電壓的要求必須在50V以上，于此 同時又要使金屬-絕緣體-金屬電容器具有高電容密度，以符合復合半導體集成電路應用 的需求，降低成本，并且金屬-絕緣體-金屬電容器要能通過時間-介電崩潰生命期的測 試，在施加電壓為20V時，其生命期可達到大于或等于20年（6. 3xlOssec)的要求。
[0009] 為解決前述問題，以達到所預期的功效，本發明提供一種高崩潰電壓金屬-絕緣 體-金屬電容器，可應用于復合半導體集成電路、手機電路上，包括一基板、一隔離層、一第 一金屬層、一介電材料層、一粘合層以及一第二金屬層；其中該隔離層形成于該基板之上； 該第一金屬層形成于該隔離層之上；該介電材料層形成于該第一金屬層之上；該粘合層形 成于該介電材料層之上；該第二金屬層形成于該粘合層之上；其中該介電材料層是由復數 層二氧化鉿（HfO2)層與復數層二氧化硅（SiO2)層交替堆疊而成。
[0010] 其中該復數層二氧化鉿（HfO2)層的每一層的厚度大于30A且小于100A，借此使得 該復數層二氧化鉿（HfO2)層的每一層的二氧化鉿（HfO2)的漏電流降低以及崩潰電壓提高 且同時保有高電容密度。
[0011] 且其中由該復數層二氧化鉿（HfO2)層與該復數層二氧化硅（SiO2)層交替堆疊而 成的該介電材料層的厚度大于500A，借此使得該高崩潰電壓金屬-絕緣體-金屬電容器的 崩潰電壓提高至50V以上。
[0012] 于一實施例中，前述的該高崩潰電壓金屬-絕緣體-金屬電容器，其中該介電材料 層的厚度大于500A且小于1000A。
[0013] 于另一實施例中，前述的該高崩潰電壓金屬-絕緣體-金屬電容器，其中該復數層 二氧化硅（SiO2)層的每一層的厚度大于5A且小于50A。
[0014] 于再一實施例中，前述的該高崩潰電壓金屬-絕緣體-金屬電容器，其中該復數層 二氧化鉿（HfO2)層的總厚度大于450A且小于800A。
[0015] 于又一實施例中，前述的該高崩潰電壓金屬-絕緣體-金屬電容器，其中該復數層 二氧化娃（SiO2)層的總厚度大于5〇A且小于20〇A。
[0016] 于又再一實施例中，前述的該高崩潰電壓金屬-絕緣體-金屬電容器，其中該復數 層二氧化硅（SiO2)層的總厚度占該介電材料層的厚度的比例大于5%且小于25%。
[0017] 此外，本發明還提供一種高崩潰電壓金屬-絕緣體-金屬電容器，一基板、一隔離 層、一第一金屬層、一介電材料層、一粘合層以及一第二金屬層；其中該隔離層形成于該基 板之上；該第一金屬層形成于該隔離層之上；該介電材料層形成于該第一金屬層之上；該 粘合層形成于該介電材料層之上；該第二金屬層形成于該粘合層之上；其中該介電材料層 是由復數層二氧化鉿（HfO2)層與復數層間隔介電層交替堆疊而成；且該復數層間隔介電層 的每一層為一二氧化硅（SiO2)層或一氧化鋁（Al2O3)層，其中該復數層間隔介電層包括至少 一二氧化娃（SiO2)層以及至少一氧化錯（Al2O3)層。
[0018] 其中該復數層二氧化鉿（HfO2)層的每一層之厚度系大于30A且小于100A，借此使 得該復數層二氧化鉿（HfO2)層的每一層的二氧化鉿（HfO2)的漏電流降低以及崩潰電壓提 高且同時保有高電容密度。
[0019] 且其中由該復數層二氧化鉿（HfO2)層與該復數層間隔介電層交替堆疊而成的該 介電材料層的厚度大于500A，借此使得該高崩潰電壓金屬-絕緣體-金屬電容器的崩潰電 壓提高至50V以上。
[0020] 于一實施例中，前述的該高崩潰電壓金屬-絕緣體-金屬電容器，其中該介電材料 層的厚度大于500A且小于1000A。
[0021] 于另一實施例中，前述的該高崩潰電壓金屬-絕緣體-金屬電容器，其中該復數層 間隔介電層的每一層的厚度大于5A且小于100A。
[0022] 于再一實施例中，前述的該高崩潰電壓金屬-絕緣體-金屬電容器，其中該復數層 二氧化鉿（HfO2)層的總厚度大于450A且小于800A。
[0023] 于又一實施例中，前述的該高崩潰電壓金屬-絕緣體-金屬電容器，其中該復數層 間隔介電層的總厚度大于50A且小于300A。
[0024] 于又再一實施例中，前述的該高崩潰電壓金屬-絕緣體-金屬電容器，其中該復數 層間隔介電層的總厚度占該介電材料層的厚度的比例大于5%且小于35%。
[0025] 此外，本發明也提供一種高崩潰電壓金屬-絕緣體-金屬電容器，應用于復合半 導體集成電路，包括：一基板、一隔離層、一第一金屬層、一介電材料層、一粘合層以及一第 二金屬層；其中該隔離層形成于該基板之上；該第一金屬層形成于該隔離層之上；該介電 材料層形成于該第一金屬層之上；該粘合層形成于該介電材料層之上；該第二金屬層形成 于該粘合層之上；其中該介電材料層是由復數層二氧化鋯（ZrO2)層與復數層間隔介電