Mos晶體管器件及其制作方法
【技術領域】
[0001]本申請涉及半導體制造技術領域，具體而言，涉及一種MOS晶體管器件及其制作方法。
【背景技術】
[0002]MOSFET (金屬氧化物半導體場效應晶體管)作為一種基本的半導體單元結構，在電源管理芯片(power management IC)中應用廣泛。由于電源管理芯片的功能需要，應用于其中的MOS晶體管需要具有較大的通電電流和較低的導通電阻(Ron)，通過減小Ron，可增加在給定時間段內MOS開關的次數，并且因此可獲得更高的處理速度和每個開關事件更低的能量消耗。
[0003]目前，普遍認為MOS晶體管的溝道長度和溝道寬度與導通電阻的大小密切相關，較大的寬度導致較小的Ron，較小的長度導致較小的Ron。其中圖1-A和1-B示出了一種常規的MOS晶體管器件的結構示意圖，其中，襯底100’上設置有柵極結構200’、淺溝槽隔離結構300’、源極500’和漏極600’，且柵極結構200’的側壁上設置有側墻400’。然而，在減小Ron時，如果MOS溝道寬度增加，則MOS的面積可能增加，增加的MOS面積可導致在芯片在相同面積中具有較小計算能力，或者導致芯片更大，增加制造成本。申請號為200780051901.1的中國專利申請公開了一種減小Ron的技術，該技術包括鏡像化兩個基本MOS結構，使每個結構的漏極區重疊，進而增加了溝道的有效寬度，進而在降低了 Ron的同時，保持結構的總面積不變，并以此為基礎申請了一系列相關專利。但是該技術的實施流程復雜，使整個MOS晶體管的結構也變得較為復雜。
[0004]此外，在對導通電阻進行模擬計算后，發現硅襯底中本身也存在導通電阻，因此也有技術人員采用減薄硅襯底的方式減小導通電阻，如申請號為201110305952.0的中國專利申請中記載的功率MOS晶體管器件及其制備方法。但是該制備方法流程復雜且硅襯底的減薄后對器件的其他功能也會產生負面影響，且影響其他步驟的實施。
[0005]由此可見，現有技術中降低Ron的技術較為復雜且同時對MOS晶體管的其他性能產生負面影響，因此亟需一種更為簡單，適于工業化實施的技術來降低MOS晶體管的Ron。
【發明內容】
[0006]本申請旨在提供一種MOS晶體管器件及其制作方法，以解決現有技術中降低Ron的技術較為復雜的問題。
[0007]為了實現上述目的，根據本申請的一個方面，提供了一種MOS晶體管器件，該MOS晶體管器件的溝道長度方向為第一方向，溝道寬度方向為第二方向，MOS晶體管器件包括:襯底，具有一個或相互隔離的多個凹槽；柵極結構，設置在襯底上，柵極結構包括:第一柵極部，設置在凹槽中；第二柵極部，設置在第一柵極部以及裸露的襯底的表面上。
[0008]進一步地，上述凹槽的開口沿第一方向延伸的邊長為第一邊長，凹槽的開口沿第二方向延伸的邊長為第二邊長，第一邊長大于第二邊長。
[0009]進一步地，上述柵極結構沿第一方向延伸的長度小于或等于第一邊長。
[0010]進一步地，上述凹槽為多個，且沿第二方向排列。
[0011]進一步地，上述凹槽的深度為襯底厚度的10?50%。
[0012]進一步地，上述柵極結構包括:柵氧化層，設置在襯底的表面上；多晶硅層，設置在柵氧化層上。
[0013]進一步地，上述MOS晶體管器件還包括:淺溝槽隔離結構，淺溝槽隔離結構在襯底上劃分出MOS晶體管器件的有源區；側墻，設置在柵極結構的側壁上；源極，設置在柵極結構的沿第二方向延伸的一側的襯底中；漏極，遠離源極設置在沿第二方向延伸的另一側的襯底中，其中，柵極結構、側墻、源極和漏極均設置在有源區中。
[0014]根據本申請的另一方面，提供了一種MOS晶體管器件的制作方法，該MOS晶體管器件的溝道長度方向為第一方向，溝道寬度方向為第二方向，該制作方法包括:步驟SI，在襯底上設置凹槽；步驟S2，在襯底具有凹槽的表面上設置柵極結構預形成物；步驟S3，刻蝕柵極結構預形成物，形成MOS晶體管器件的柵極結構，其中，位于凹槽中的柵極結構為第一柵極部，位于第一柵極部以及襯底表面上的柵極結構為第二柵極部。
[0015]進一步地，上述步驟S2包括:在襯底具有凹槽的表面上設置氧化物；在氧化物上設置多晶硅，形成柵極結構預形成物。
[0016]進一步地，上述步驟SI包括:在襯底上形成淺溝槽隔離結構，淺溝槽隔離結構在襯底上劃分出MOS晶體管器件的有源區；在具有淺溝槽隔離結構的襯底上設置光刻膠；對光刻膠進行圖形化處理形成第一光刻膠掩膜，第一光刻膠掩膜具有一個或相互隔離的多個第二開口，第二開口位于有源區內欲設置柵極結構的襯底表面上；在第一光刻膠掩膜的保護下，對襯底進行刻蝕形成一個或相互隔離的多個凹槽。
[0017]進一步地，上述步驟SI包括:在襯底上設置光刻膠；對光刻膠進行圖形化處理形成第二光刻膠掩膜，第二光刻膠掩膜在欲設置淺溝槽隔離結構的位置具有第一開口，在欲設置柵極結構的位置具有一個或相互隔離的多個第二開口 ；在第二光刻膠掩膜的保護下，對襯底進行刻蝕形成淺溝槽和凹槽，淺溝槽在襯底上劃分出MOS晶體管器件的有源區，凹槽位于有源區內欲設置柵極結構的襯底表面上；向淺溝槽和凹槽中填充隔離材料，并對隔離材料進行化學機械拋光，得到淺溝槽隔離結構和填充凹槽；去除填充凹槽中的隔離材料，得到凹槽。
[0018]進一步地，刻蝕上述襯底的過程采用化學干法刻蝕或化學濕法刻蝕實施。
[0019]進一步地，上述第二開口沿第一方向延伸的邊長為第一邊長，第二開口沿第二方向延伸的邊長為第二邊長，第一邊長大于第二邊長。
[0020]進一步地，上述柵極結構沿第一方向延伸的長度小于或等于第一邊長。
[0021]進一步地，上述第二開口為多個，且沿第二方向排列。
[0022]進一步地，上述凹槽的深度為襯底厚度的10?50%。
[0023]進一步地，上述制作方法在形成柵極結構之后還包括:在柵極結構的側壁上設置側墻；以柵極結構和側墻為掩膜，進行源漏極注入，形成源極和漏極。
[0024]應用本申請的技術方案，將柵極結構的第一柵極部設置在凹槽中，從而使該MOS晶體管器件的溝道的實際寬度大小相比于現有技術的溝道寬度增大，即凹槽的側壁的存在增加了溝道的寬度，進而減小了器件的Ron，且本領域技術人員可以控制凹槽的大小進而避免由于襯底減薄對器件性能造成的負面影響。
【附圖說明】
[0025]構成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中:
[0026]圖1-A示出了現有技術中常規的MOS晶體管器件的俯視示意圖；
[0027]圖1-B示出了沿圖1-A所示的A-A線的剖面結構示意圖；
[0028]圖2-A示出了本申請一種優選實施方式所提供的MOS晶體管器件的俯視示意圖；
[0029]圖2-B示出了沿圖2-A所示的A-A線的剖面結構示意圖；
[0030]圖2-C示出了沿圖2-A所示的B-B線的剖面結構示意圖；
[0031]圖