記憶體結構與其制備方法
【技術領域】
[0001]本發明是有關一種記憶體結構，特別是有關一種具有較大接面的記憶體結構與其制備方法。
【背景技術】
[0002]記憶體是用以儲存資料或數據的半導體元件，主要可分為非揮發性記憶體與揮發性記憶體兩種。隨著科技的蓬勃發展，產業對于記憶體的需求也逐漸提升，例如高可靠度、高擦寫次數、快速的儲存速度以及大容量等。因此，半導體產業持續努力開發各種技術以縮減元件尺寸，并增加記憶體的元件密度。
[0003]通常，記憶體單元是通過導電接觸電性連接至半導體元件，然而縮減元件尺寸的同時也減少了記憶體單元與導電接觸之間的接觸面積，此將增加接面電阻，并大幅降低記憶體單元的效率。因此，業界急需開發一種具有較大接觸面積的記憶體結構，以及制備此記憶體結構的方法，以解決上述的問題。
【發明內容】
[0004]本發明的一方面是提供一種記憶體結構，包含一絕緣層、一穿孔、一導電接觸以及一記憶體單元。其中，穿孔貫穿絕緣層，而導電接觸則位于穿孔中，并具有一第一高度與一第二高度，且第一高度與第二高度之間具有一高度差。記憶體單元則位于導電接觸上。
[0005]根據本發明一或多個實施方式，第一高度與第二高度之間形成一斜面輪廓或一階狀輪廓。
[0006]根據本發明一或多個實施方式，斜面輪廓與穿孔的一側壁之間的夾角介于110至150度之間。
[0007]根據本發明一或多個實施方式，形成階狀輪廓的第二高度與第一高度之間的高度比值介于0.5至0.8之間。
[0008]根據本發明一或多個實施方式，記憶體單元包含電阻式記憶體與磁式記憶體。
[0009]根據本發明一或多個實施方式，一阻障層位于穿孔中，并環繞導電接觸。
[0010]本發明的另一方面是提供一種記憶體結構的制備方法，包含下列步驟。先形成一絕緣層于一基層上，并形成一穿孔貫穿該絕緣層。接著形成一導電接觸于穿孔中；更凹陷此導電接觸，令使其具有一第一高度與一第二高度，且第一高度與該第二高度之間具有一高度差。最后形成一記憶體單元于此導電接觸上。
[0011]根據本發明一或多個實施方式，凹陷導電接觸包含下列步驟。先形成一光阻層于絕緣層與導電接觸上，再圖案化光阻層以暴露部分導電接觸。接著移除部分導電接觸，再移除光阻層。
[0012]根據本發明一或多個實施方式，凹陷該導電接觸包含下列步驟。先形成一硬罩幕于絕緣層與導電結構上，再形成一光阻層于硬罩幕上，并圖案化光阻層以暴露部分硬罩幕。接著移除部分硬罩幕與部分光阻層，以令使導電接觸上的硬罩幕具有高度差。最后移除部分硬罩幕與部分導電接觸，以令使導電接觸形成一斜面輪廓。
[0013]根據本發明一或多個實施方式，是以一第一蝕刻制程同時移除部分硬罩幕與部分光阻層；以一第二蝕刻制程同時部分硬罩幕與部分導電接觸。第一蝕刻制程與第二蝕刻制程為一氣體等離子蝕刻制程，而氣體等離子蝕刻制程使用的氣體包含六氟化硫、氦氣、四氟化碳、三氟甲烷、或其組合。
[0014]根據本發明一或多個實施方式，凹陷導電接觸包含下列步驟。先形成一光阻層于絕緣層與導電接觸上，接著圖案化光阻層以暴露部分導電接觸。最后移除部分導電接觸，以令使導電接觸形成一階狀輪廓。
【附圖說明】
[0015]為讓本發明的上述和其他目的、特征、優點與實施例能更明顯易懂，所附附圖的詳細說明如下:
[0016]圖1繪示依據本發明部分實施方式的一種記憶體結構的剖面圖；
[0017]圖2繪示依據本發明其他部分實施方式的一種記憶體結構的剖面圖；
[0018]圖3A、圖4A、圖5A、圖6A、圖7A及圖8A繪示圖1的記憶體結構，在制程各個階段的上視圖；
[0019]圖3B、圖4B、圖5B、圖6B、圖7B及圖8B繪示圖1的記憶體結構，在制程各個階段的剖面圖。
[0020]圖9A、圖10A、圖1lA及圖12A繪示圖2的記憶體結構，在制程各個階段的上視圖；以及
[0021]圖9B、圖10B、圖1lB及圖12B繪示圖2的記憶體結構，在制程各個階段的剖面圖。
【具體實施方式】
[0022]以下將以附圖揭露本發明的多個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一并說明。然而，應了解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化附圖起見，一些已知慣用的結構與元件在附圖中將以簡單示意的方式繪示。
[0023]此外，相對詞匯，如“下”或“底部”與“上”或“頂部”，用來描述文中在附圖中所示的一元件與另一元件的關系。相對詞匯是用來描述裝置在附圖中所描述的外的不同方位是可以被理解的。例如，如果一附圖中的裝置被翻轉，元件將會被描述原為位于其它元件的“下”側將被定向為位于其他元件的“上”側。例示性的詞匯“下”，根據附圖的特定方位可以包含“下”和“上”兩種方位。同樣地，如果一附圖中的裝置被翻轉，元件將會被描述原為位于其它元件的“下方”或“之下”將被定向為位于其他元件上的“上方”。例示性的詞匯“下方”或“之下”，可以包含“下方”和“上方”兩種方位。
[0024]請先參閱圖1。圖1繪示依據本發明部分實施方式的一種記憶體結構的剖面圖。如圖1所示，一記憶體結構100包含一基層110、一接觸區112、一絕緣層120、一穿孔130、一導電接觸140、一記憶體單元150以及一導電層160。值得注意的是，此處所述的基層110可包含一半導體層、金屬層與絕緣層，而此處所述的接觸區112可包含半導體的摻雜區域與金屬緩沖層。上述的記憶體結構100是使電流于導電層160與接觸區及/或基層110之間流動。在本發明的部分實施例中，接觸區112并非必要，導電接觸140可與基層110直接電性接觸。
[0025]絕緣層120則位于基層100上，絕緣層120的材質選用的材料包含，例如:氧化硅、氮化硅、氮氧化硅或其組合，在本發明的其他部分實施例中，絕緣層120的材質亦可包含硅酸鹽、芳香醚、聚對二甲苯(paryIene)、聚合氟化物、非晶質氟化碳、鉆石結構碳、多孔娃酸鹽、多孔聚亞酰胺、與多孔芳香醚。
[0026]穿孔130貫穿絕緣層120以暴露基層110中的接觸區112，而導電接觸140位于穿孔130中，并電性連接至暴露于穿孔130中的接觸區112。導電接觸140的材質包含鎢、銅、鎳、多晶硅、或其組合，但不以此為限。位于穿孔130中的導電接觸140具有一第一高度Hl與一第二高度H2，且第一高度Hl與第二高度H2之間具有一高度差。請參閱圖2，此處所述的第一高度Hl與第二高度H2意指基層110上導電接觸140的高度。在此實施例中，一斜面輪廓142自第一高度Hl延伸至第二高度H2，且斜面輪廓142與穿孔130的一側壁之間的夾角α介于100至170度之間，較佳為介于110度至150度之間。此外，第一高度Hl約略同于絕緣層120的厚度Tl，亦即第一高度Hl可與絕緣層的厚度Tl相同，或稍低于絕緣層的厚度Tl。換句話說，導電接觸140是相對于絕緣層120的上表面凹陷化，但此凹陷化制程并非均勻的減少導電接觸140的高度，而只將其一側的高度自第一高度Hl降低至第二高度Η2，以形成具有斜面輪廓142的導電接觸140。在本發明的其他部分實施例中，導電接觸140的第一高度Hl延伸至第二高度Η2的輪廓亦可為弧面輪廓。
[0027]此外，記憶體結構100還具有一阻障層170位于穿孔130中，并環繞導電接觸140。因導電接觸140中的導電材料容易以電性迀移的方式擴散。電性迀移可能產生須狀物，并影響其鄰近的電路。當與硅接觸時，導電材料更將破壞半導體元件的運作。因此，需使用阻障層170以防止導電材料擴散的情況發生。
[0028]記憶體單元150則位于導電接觸140上并接觸導電接觸140，以令使記憶體單元150電性連接至接觸區112。在本發明的部分實施例中記憶體結構100中并無接觸區112，導電接觸140是直接電性連接至基層110。相較于已知具有平接面的導電接觸，本發明揭露的導電接觸140的斜面輪廓142增加了其與記憶體單元150之間的接觸面積，使接面電阻降低，進而提升記憶體結構100的效能。導電層160則位于記憶體單元150上，以電性連接至記憶體單元150。在本發明的部分實施例中，記憶體單元150為一電阻式隨機存取記憶體(resistive random access memory, RRAM)，包含一底電極、一頂電極、以及一氧化物層位于底電極與頂電極之間。其中底電極與頂電極的材質包含鉑、金、銀、或其組合，而氧化物層的材質包含氧化鎳、氧化鋅、氧化