多芯片封裝體及其制造方法
【專利說明】多芯片封裝體及其制造方法
[0001]相關申請的交叉引用
[0002]本申請要求2014年5月22日向韓國知識產權局提交的申請號為10-2014-0061663的韓國專利申請的優先權，其全部內容通過弓I用合并于此。
技術領域
[0003]本公開的實施例涉及一種封裝技術，更具體而言，涉及一種包括散熱器的多芯片封裝體及其制造方法。
【背景技術】
[0004]半導體器件可以包括各種電子電路元件，其可以被用于構建電子裝置。諸如計算機、移動裝置或數據儲存器件的各種電子器件可以利用存儲半導體芯片或芯片封裝體。
[0005]為了實現重量輕和尺寸縮小的電子產品，諸如智能型手機，在電子產品內的半導體器件的封裝同樣應當在尺寸上縮小。收集具有不同功能的半導體芯片到一個封裝體的多芯片封裝體技術，其實現了單個封裝產品內的高容量和的多功能操作，提供了這樣理想的形式因子。例如，系統級封裝(System in Package, SIP)技術能使具有不同功能的多個芯片布置在襯底上，有效地將芯片封裝成尺寸小的封裝體。然而，多個半導體芯片在小的區域中執行高速操作，這需要一種有效的熱擴散。
【發明內容】
[0006]在一個實施例中，一種多芯片封裝體包括:第一芯片和第二芯片，其被彼此平行地安裝在第一襯底上；保護層，其具有上第三表面，其圍繞第一芯片和第二芯片以暴露出第一芯片的上第一表面和第二芯片的上第二表面，并且將第一表面連接至第二表面；散熱器，其被安置在第一表面至第三表面上；以及熱界面材料，其被安置在散熱器上以及第一表面至第三表面的界面上。
[0007]在另一個實施例中，一種多芯片封裝體包括:第一芯片和第二芯片，其被彼此平行地安裝在封裝襯底上；保護層，其具有上第三表面，其圍繞第一芯片和第二芯片，以暴露出第一芯片的上第一表面和第二芯片的上第二表面，并且將第一表面連接至第二表面；散熱器，其被安置在第一表面至第三表面上；熱界面材料，其被安置在散熱器上以及第一表面至第三表面的界面上；以及加強件，其與襯底垂直以支撐散熱器。
[0008]在另一個實施例中，一種用于制造多芯片封裝體的方法包括以下步驟:將第一芯片和第二芯片彼此平行地安裝在第一襯底上；形成覆蓋第一芯片和第二芯片的保護層；去除保護層的上側的部分以及第一芯片和第二芯片的上側的部分，以暴露出第一芯片的上第一表面、第二芯片的上第二表面以及將第一表面和第二表面彼此連接的保護層的上第三表面；以及將熱界面材料引入至第一表面至第三表面并且附接散熱器。
[0009]在另一個實施例中，一種存儲卡包括多芯片封裝體，所述多芯片封裝體包括:第一芯片，其被安裝在第一襯底的上表面之上；第二芯片，其被安裝在第一襯底的上表面之上；保護層，其被設置成圍繞第一芯片和第二芯片，保護層暴露出第一芯片的上表面和第二芯片的上表面；熱界面材料，其被設置在第一芯片的上表面、第二芯片的上表面以及保護層的上表面之上；以及散熱器，其被設置在熱界面材料之上。
[0010]在另一個實施例中，一種電子系統包括多芯片封裝體，所述多芯片封裝體包括:第一芯片，其被安裝在第一襯底的上表面之上；第二芯片，其被安裝在第一襯底的上表面之上；保護層，其被設置成圍繞第一芯片和第二芯片，保護層暴露出第一芯片的上表面和第二芯片的上表面；熱界面材料，其被設置在第一芯片的上表面、第二芯片的上表面以及保護層的上表面之上；以及散熱器，其被設置在熱界面材料之上。
[0011]在另一個實施例中，一種存儲卡包括多芯片封裝體，所述多芯片封裝體包括:第一芯片，其被安裝在封裝襯底的上表面之上；第二芯片，其被安裝在封裝襯底的上表面之上；保護層，其被設置成圍繞第一芯片和第二芯片，保護層暴露出第一芯片的上表面和第二芯片的上表面；熱界面材料，其被設置在第一芯片的上表面、第二芯片的上表面以及保護層的上表面之上；散熱器，其被設置在熱界面材料之上；以及垂直加強件，其被設置在襯底之上，以支撐散熱器。
[0012]在另一個實施例中，一種電子系統包括多芯片封裝體，所述多芯片封裝體包括:第一芯片，其被安裝在封裝襯底的上表面之上；第二芯片，其被安裝在封裝襯底的上表面之上；保護層，其被設置成圍繞第一芯片和第二芯片，保護層暴露出第一芯片的上表面和第二芯片的上表面；熱界面材料，其被設置在第一芯片的上表面、第二芯片的上表面以及保護層的上表面之上；散熱器，其被設置在熱界面材料上；以及垂直加強件，其被設置在襯底之上以支撐散熱器。
【附圖說明】
[0013]本發明構思的實施例結合附圖和所附詳細描述將變得更加顯然，其中:
[0014]圖1是說明根據一個實施例的多芯片封裝體的截面圖；
[0015]圖2和3是說明熱界面材料的附接狀態的圖；
[0016]圖4至8是說明根據一個實施例用于制造多芯片封裝體的方法的圖；
[0017]圖9是說明根據另一個實施例的多芯片封裝體的截面圖；
[0018]圖10至12是說明根據另一個實施例的多芯片封裝體的圖；
[0019]圖13是說明根據一個實施例的利用包括封裝體的存儲卡的電子系統的框圖；以及
[0020]圖14是說明根據一個實施例的包括封裝體的電子系統的框圖。
【具體實施方式】
[0021]在本說明書中，術語諸如“第一”和“第二”用于彼此區分構件，并且不限制構件或表示特定的順序。此外，當一個構件涉及在另一個構件“上”或在另一個構件的“頂部”或“底部”或者“內部”時，這表示其之間的相對位置關系，并且沒有指定構件直接接觸另一個構件或另一個構件進一步插入在其之間的界面處的情況。此外，當一個元件涉及與另一個元件“耦接”或“連接”時，其表示所述元件直接耦接或連接至另一個元件，以及額外的層可以插入其之間。當兩個元件彼此“直接耦接”或“直接連接”時，其可以表示沒有元件插入在其之間。這樣的表示也可以應用于用于描述元件之間的關系的其它表述。一種半導體芯片可以表示通過切割具有以芯片形式集成在其中的電子電路的半導體襯底而得到的芯片。半導體襯底或半導體芯片可以是存儲器芯片，諸如DRAM、SRAM、快閃存儲器、MRAM、ReRAM,FeRAM或PCRAM或具有集成于其中的邏輯電路的邏輯芯片。
[0022]圖1是說明根據一個實施例的多芯片封裝體的截面圖。圖2和3是描述熱界面材料的附接狀態的圖。
[0023]參見圖1，多芯片封裝體10可以包括安裝在第一封裝襯底100的上表面101上的多個半導體芯片210、230和250。第一封裝襯底100可以具有插入層結構。例如，插入層結構可以包括第一硅襯底本體110和第一穿通電極120，其穿通第一襯底本體110而將層或元件電連接，例如，提供垂直的電連接。第一穿通電極120可以通過穿通硅通孔(TSV)技術來提供。
[0024]在第一封裝襯底100的相對于上表面101的底表面103上，諸如凸塊的第一連接部分111與第一穿通電極120的一個端部耦接。第一穿通電極120的的另一個端部可以與半導體芯片210、230和250大體上電連接或耦接。
[0025]第一穿通電極120的一部分或一些部分可以與第二連接部分211連接，其可以通過第一互連部分131來提供與第一半導體芯片210的外部電連接。此外，第一穿通電極120的一部分或一些部分可以與第三連接部分231連接，其提供與第二半導體芯片230的外部電連接，并且第一穿通電極120的一部分或一些部分可以與第四連接部分251連接，其提供至第三半導體芯片250的外部電連接。第一穿通電極120提供用于將半導體芯片210、230和250與第一連接部分111電連接的垂直連接結構。
[0026]電介質層130被設置在插入層的第一襯底本體110上。第一電介質層130可以包括絕緣材料或電介質材料層，諸如氧化硅、氮化硅或絕緣聚合物。第一電介質層130可以與第一互連部分131絕緣，其可以具有電路互連結構。
[0027]為了將半導體芯片210、230和250彼此電連接，第一封裝襯底100可以包括具有水平連接結構的第二互連部分135。第二互連部分135可以具有將兩個相鄰的半導體芯片(例如第一芯片210和第二芯片230)連接的連接結構。第二互連部分135可以具有設置在第一電介質層130內或第一襯底本體110內的多層電路互連結構。例如，第一封裝襯底100可以是具有TSV的插入層，并且可以構成2.5D SIP結構。
[0028]第一封裝襯底100可以被安裝在第二封裝襯底500上，其可以采用印刷電路板(PCB)的形式來制備。第一襯底100可以被安裝在第二封裝襯底500的上表面501上。底表面503可以包括或接觸諸如焊料球的連接部分550，以便進行外部連接。用于將第一襯底100的第一連接部分111與連接部分550電連接的互連部分511可以被設置在第二襯底500 中。
[0029]第二電介質層170可以被提供在第一封裝襯底100和第二封裝襯底500之間，以將第一連接部分111彼此隔離。第三電介質層271也可以被提供在第一封裝襯底100和第一半導體芯片210之間，以將第二連接部分211彼此隔離。第四電介質層273可以被提供在第一封裝襯底100和第二半導體芯片230之間，以