封裝基板及封裝結構的制作方法
【技術領域】
[0001]本發明涉及一種封裝基板及封裝結構，尤指一種包括多個交互堆迭的介電層與線路層的封裝基板及封裝結構。
【背景技術】
[0002]現行的覆晶技術因具有縮小晶片封裝面積及縮短訊號傳輸路徑等優點，目前已經廣泛應用于晶片封裝領域，例如:晶片尺寸構裝(Chip Scale Package, CSP)及多晶片模組封裝(Mult1-Chip Module, MCM)等型態的封裝模組,其均可利用覆晶技術而達到封裝的目的。
[0003]圖1所示者，為現有的覆晶式封裝基板的剖視圖，如圖所示，封裝基板I的內部具有多個介電層11及與各介電層11交互堆迭的多個線路層12，若以具有四層介電層11的封裝基板I且各介電層11的厚度皆為40微米(μ m)為例，封裝基板I的各介電層11的總厚度為160微米。
[0004]然而,于覆晶封裝制程的溫度循環(temperature cycle)測試中，因為晶片與封裝基板的熱膨脹系數的差異甚大、基板面積過大或受熱不對稱等原因，所以封裝基板容易發生翹曲(warpage)，從而導致許多問題，例如:晶片外圍的凸塊無法良好接合封裝基板上對應的接點，進而使得產品良率降低。
[0005]雖然增加介電層的厚度可降低封裝基板的翹曲現象，但卻會使得封裝基板的整體厚度增加，進而導致最終封裝結構的整體厚度增加，不符合現今電子產品的輕薄短小的趨勢。
[0006]因此，如何避免上述現有技術中的種種問題，實為目前業界所急需解決的課題。
【發明內容】
[0007]有鑒于上述現有技術的缺失，本發明的目的為提供一種封裝基板及封裝結構，能有效避免基板的翹曲現象發生。
[0008]本發明的封裝基板包括:至少其中的二者具有厚度差的多個介電層；以及多個與各該介電層交互堆迭的線路層。
[0009]本發明還提供一種封裝結構，包括:包括多個介電層及多個與各該介電層交互堆迭的線路層的封裝基板，且至少二該介電層具有厚度差；以及接置于該封裝基板的第一表面上的晶片。
[0010]于前述的封裝基板與封裝結構中，位于或接近該封裝基板的第一表面的該介電層的厚度大于位于或接近該封裝基板的第二表面的該介電層的厚度，該第一表面相對于該第二表面，該第一表面與第二表面分別為置晶側與非置晶側，最接近該第一表面的一該介電層的厚度大于其他所有該介電層的厚度，且最接近該第二表面的一該介電層的厚度小于其他所有該介電層的厚度，進一步而言，除最接近該第一表面的該介電層與最接近該第二表面的該介電層外，其余各該介電層具有相同的厚度。
[0011]于另一實施例中，該等介電層的厚度由該第一表面往該第二表面遞減，接近該第一表面的半數的該介電層的厚度總和大于接近該第二表面的半數的該介電層的厚度總和。
[0012]于本發明的封裝基板與封裝結構中，該等介電層中的最厚者與最薄者的厚度的比為1.2:1至2:1，該等介電層中的最厚者與最薄者的厚度的比較佳為1.5:1。
[0013]所述的封裝基板與封裝結構中，該等介電層中的最厚者與最薄者的厚度的差為10至50微米，該等介電層中的最厚者與最薄者的厚度的差較佳為10至25微米。
[0014]又依上所述的封裝基板與封裝結構，該等介電層的數量為單數或雙數。一該介電層作為核心板，供其余該等介電層以該作為核心板的介電層為中心的方式對稱分布于該作為核心板的介電層的相對兩表面上。
[0015]由上可知，本發明通過調整封裝基板中的部分介電層的厚度，使部分介電層的厚度較厚，以增加封裝基板的整體剛性，減少基板翹曲的發生；此外，由于部分介電層的厚度較薄，故可使所有介電層的厚度總和不增加，進而能避免封裝基板及封裝結構的整體厚度增加。
【附圖說明】
[0016]圖1為現有的覆晶式封裝基板的剖視圖。
[0017]圖2為本發明的封裝基板的一實施例的剖視圖。
[0018]圖3為本發明的封裝基板的另一實施例的剖視圖。
[0019]圖4為本發明的封裝結構的剖視圖。
[0020]符號說明
[0021]1、2封裝基板
[0022]IuianJlbnJla1Jla2Jla3Jlb1Jlb2 介電層
[0023]12、22線路層
[0024]2a第一表面
[0025]2b第二表面
[0026]21’核心板
[0027]31晶片
[0028]32封裝膠體。
【具體實施方式】
[0029]以下藉由特定的具體實施例說明本發明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發明的其他優點及功效。本發明也可藉由其它不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基于不同觀點與應用，在不悖離本發明的精神下進行各種修飾與變更。
[0030]請參閱圖2，其為本發明的封裝基板2的一實施例的剖視圖。如圖所示，封裝基板2包括:介電層21an、介電層21bm及多個與介電層21an及介電層21bm交互堆迭的線路層22,其中，至少介電層21&?及介電層21b?的其中的一具有厚度差。
[0031]詳而言之，封裝基板2具有第一表面2a(于本實施例中為上表面)及第二表面2b (于本實施例中為下表面)，該第一表面2a相對于該第二表面2b,介電層21an及介電層21b?中的η及m可為I以上的其他正整數，且η及m可相等或不相等，且η及m可為單數或雙數，而若η = I時即代表介電層21an的數量僅有一層，若η = 2時即代表介電層21an的數量為二層，介電層21b?的數量規則亦以此類推，不再贅述。再詳而言之，位于或接近封裝基板2的第一表面2a的介電層21an的厚度可大于位于或接近封裝基板2的第二表面2b的介電層21bm的厚度,而第一表面2a與第二表面2b分別為置晶側與非置晶側,然而,可視需要而使第一表面2a與第二表面2b分別為非置晶側與置晶側。
[0032]進一步目之，在封裝基板2的介電層21an、21bm的總厚度等于現有封裝基板I的各介電層11的總厚度的條件下，介電層21an中的最厚者及介電層21b?中的最薄者的厚度的比為1.2:1至2:1，較佳者，介電層21an中的最厚者及介電層21b?中的最薄者的厚度的比為1.5:1，而介電層2Ian中的最厚者及介電層21k中的最薄者的厚度的差為10至50微米，較佳者，介電層21an中的最厚者及介電層21b?中的最薄者的厚度的差為10至25微米。藉由本發明的增加介電層21an的厚度并減少介電層21b?的厚度，本發明可在封裝基板2的介電層21^211^的總厚度等于現有封裝基板I的各介電層11的總厚度的條件下使溫度升降過程中的封裝基板變形量較現有者減少5%至25%。
[0033]于一實施例中，封裝基板2的介電層Slan^lbni的總厚度等于現有封裝基板I的各介電層11的總厚度(即160微米)且為四層介電層(即η = 2及m = 2)，各介電層21an的厚度可統一增加且各介電層21b?的厚度可統一減少，即由第一表面2a至第二表面2b的各介電層厚度可為50微米、50微米、30微米及30微米。
[0034]于另一實施例中，封裝基板2