封裝結構的形成方法
【技術領域】
[0001]本發明涉及半導體制造技術領域，尤其涉及一種封裝結構的形成方法。
【背景技術】
[0002]在現有技術中，芯片與外部電路的連接是通過金屬引線鍵合(Wire Bonding)的方式實現，即引線鍵合技術。隨著芯片的特征尺寸縮小和集成電路的集成度提高，引線鍵合技術已不再適用技術的發展需求。
[0003]為了提高芯片封裝的集成度，疊層芯片封裝(stacked die package)技術逐漸成為技術發展的主流。疊層芯片封裝技術，又稱三維封裝技術，具體是在同一個封裝體內堆疊至少兩個芯片的封裝技術。疊層芯片封裝技術能夠實現半導體器件的大容量、多功能、小尺寸、低成本等技術需求，因此疊層芯片技術近年來得到了蓬勃發展。
[0004]以使用堆疊封裝技術的存儲器為例，相較于沒有使用堆疊技術的存儲器，采用堆疊封裝技術的存儲器能夠擁有兩倍以上的存儲容量。此外，使用堆疊封裝技術更可以有效地利用芯片的面積，多應用于大存儲空間的U盤、SD卡等方面。
[0005]堆疊芯片封裝技術能夠通過多種技術手段來實現，例如打線工藝、硅通孔(through silicon via，簡稱 TSV)技術、或者塑封通孔(through molding via，簡稱 TMV)技術。
[0006]然而，上述技術手段依舊面臨各種工藝限制以及成本限制，而且，面臨著進一步減薄封裝結構厚度尺寸的問題。
【發明內容】
[0007]本發明解決的問題是提供一種封裝結構的形成方法，所述封裝結構的形成方法簡單、工藝成本降低，所形成的封裝結構尺寸精確且縮小。
[0008]為解決上述問題，本發明提供一種封裝結構的形成方法，包括:
[0009]提供載體，所述載體具有芯片區，且所述載體具有相對的第三表面和第四表面；
[0010]在所述載體內形成一個或若干個插槽，所述插槽位于所述芯片區周圍，且所述插槽頂部位于所述第三表面；
[0011 ] 在所述載體芯片區的第三表面固定芯片，所述芯片具有相對的第一表面和第二表面，所述芯片的第二表面包括功能區，所述芯片的第一表面與載體的第三表面相互固定；
[0012]在所述插槽內固定連接鍵，所述連接鍵包括導電線，所述連接鍵包括第一端和第二端，所述連接鍵的第一端和第二端暴露出所述導電線，所述連接鍵的第一端位于所述插槽內，所述連接鍵的第二端齊平于所述芯片的功能區表面；
[0013]在所述載體的第三表面形成塑封層，所述塑封層包圍所述芯片和連接鍵，所述塑封層的表面暴露出所述連接鍵的第二端和芯片的功能區表面；
[0014]對所述在載體的第四表面進行減薄，直至暴露出所述連接鍵的第一端；
[0015]在所述塑封層表面形成再布線層，所述再布線層與所述連接鍵的第二端以及芯片的功能區電連接；
[0016]在所述再布線層表面形成第一焊球。
[0017]可選的，所述連接鍵還包括位于所述導電線側壁表面的保護層，所述保護層暴露出所述連接鍵第一端和第二端的導電線。
[0018]可選的，所述連接鍵的形成步驟包括:提供初始導電線，所述初始導電線具有第三端和第四端；在所述初始導電線的側壁表面形成初始保護層，形成初始連接鍵，所述初始保護層暴露出所述初始導電線的第三端和第四端；沿垂直于所述初始導電線側壁的方向切割所述初始保護層和初始導電線，形成若干段導電線、以及位于導電線側壁表面的保護層。
[0019]可選的，所述初始保護層的形成工藝包括化學氣相沉積工藝、物理氣相沉積工藝、原子層沉積工藝、噴涂工藝或注塑工藝。
[0020]可選的，所述保護層的材料為絕緣材料。
[0021 ] 可選的，所述絕緣材料為有機絕緣材料或無機絕緣材料；所述有機絕緣材料包括聚氯乙稀；所述無機絕緣材料包括氧化娃、氮化娃和氮氧化娃中的一種或多種。
[0022]可選的，所述連接鍵的第一端尺寸與第二端尺寸相同；所述連接鍵第一端的導電線尺寸與第二端的導電線尺寸相同。
[0023]可選的，所述連接鍵第一端到第二端的距離為40微米?400微米。
[0024]可選的，所述導電線的材料為銅、媽、招、金或銀。
[0025]可選的，每個所述芯片區周圍的載體內具有一個或若干個插槽。
[0026]可選的，所述插槽的頂部的尺寸大于或等于所述連接鍵的第一端的尺寸。
[0027]可選的，所述插槽的側壁垂直于所述載體的第三表面。
[0028]可選的，所述插槽的深度小于所述載體的厚度。
[0029]可選的，對所述在載體的第四表面進行減薄的工藝為化學機械拋光工藝或刻蝕工
-H-
O
[0030]可選的，所述芯片的功能區表面暴露出焊盤；；所述焊盤表面具有凸塊，所述凸塊的頂部表面突出于所述芯片的第二表面；所述塑封層暴露出所述凸塊的頂部表面，所述凸塊的頂部表面即所述芯片的功能區表面。
[0031]可選的，還包括:在形成所述再布線層之前，在所述塑封層表面形成第一絕緣層，所述第一絕緣層內具有分別暴露出所述連接鍵第二端的導電線、以及芯片功能區表面的若干第一通孔；在所述第一通孔內以及部分第一絕緣層表面形成所述再布線層。
[0032]可選的，還包括:在形成所述第一焊球之前，在所述再布線層表面形成第二絕緣層，所述第二絕緣層內具有暴露出部分再布線層的第二通孔；在所述第二通孔內形成所述第一焊球。
[0033]可選的，還包括:在減薄所述載體之后，在所述連接鍵第一端的導電線表面形成第二焊球。
[0034]可選的，還包括:提供封裝體，所述封裝體具有第五表面，所述封裝體的第五表面暴露出導電結構；使所述芯片的第一表面和塑封層表面與所述封裝體的第五表面相對設置，并通過焊接工藝使所述第二焊球與所述導電結構相互連接。
[0035]與現有技術相比，本發明的技術方案具有以下優點:
[0036]本發明的形成方法中，所述載體內具有位于芯片區周圍的插槽，且所述插槽頂部位于載體第三表面。所述插槽用于固定連接鍵，使得所述連接鍵位于芯片周圍，而所述芯片固定于載體芯片區的第三表面。由于所述連接鍵的第一端位于所述插槽內，因此所述連接鍵與所述載體之間的接觸穩定，在后續工藝中，所述連接鍵不易發生位移，從而保證了所述連接鍵與芯片之間的相對位置精確，有利于避免所述再布線層與連接鍵或芯片的功能區之間發生位置偏移，進而保證了后續形成的再布線層與所述連接鍵以及芯片功能區之間的電連接穩定。所述連接鍵包括導電線，且所述連接鍵的第一端和第二端均暴露出導電線；由于將所述連接鍵的第一端固定于插槽內之后，所述連接鍵的第二端能夠齊平于所述芯片的功能面，因此，在所述載體表面形成暴露出芯片功能區的塑封層之后，所述連接鍵的第二端也能夠齊平于所述塑封層表面，使得所述導電線能夠自所述塑封層表面貫穿至載體的插槽內，以此實現芯片第一表面至第二表面的電連接。由于所述連接鍵固定于載體的插槽內，避免了后續對塑封層進行處理的步驟，能夠使封裝結構的形成工藝簡化。綜上，所述封裝結構的形成方法工藝步驟簡化、工藝成本降低、工藝難度降低，而且所形成的封裝結構的尺寸更為精確，有利于縮小封裝結構的尺寸。
[0037]進一步，所述連接鍵還包括位于所述導電線側壁表面的保護層。所述保護層不僅能夠在將連接鍵插入插槽內時保護所述導電線，還能夠增大連接鍵的橫截面尺寸；在將所述連接鍵插入插槽內時，所述連接鍵更易于對準，有利于保證所述連接鍵相對于芯片的位置精確。
[0038]進一步，所述連接鍵的第一端和第二端的尺寸相同，而且所述尺寸的側壁垂直于載體地第三表面，當所述連接鍵插入所述插槽時，有利于使所述連接鍵與載體之間的固定更為穩定，能夠避免在形成塑封層的過程中，所述連接鍵發生位移，從而保證了連接鍵與芯片之間的相對位置精確。
【附圖說明】
[0039]圖1是在封裝結構中引入硅通孔結構以實現芯片間導通的剖面結構示意圖；
[0040]圖2是在封裝結構中引入塑封通孔結構以實現芯片間導通的剖面結構示意圖；
[0041]圖3至圖18是本發明實施例的封裝結構的形成過程的結構示意圖。
【具體實施方式】
[0042]如【背景技術】所述，現有的堆疊芯片封裝技術面臨工藝限制和成本限制，對于技術的推廣應用造成了限制，而且，堆疊芯片封裝技術還面臨在進一步減薄封裝結構厚度尺寸的問題，以期進一步提高芯片的集成度、減小尺寸。
[0043]堆疊芯片封裝技術能夠通過娃通孔(through silicon via，簡稱TSV)技術或塑封通孔(through molding via，簡稱TMV)技術來實現。然而，無論是娃通孔技術還是塑封通孔技術，均具有一定缺陷。
[0044]請參考圖1，圖1是在封裝結構中引入硅通孔結構以實現芯片間導通的剖面結構示意圖，包括:載體100 ;固定于載體100表面的芯片101，所述芯片101包括相對的非功能面102以及功能面103，所述芯片101的非功能面102與載體100表面相接觸，所述芯片101的功能面103表面具有焊盤104 ;貫穿所述芯片101的導電插塞105，所述導電插塞105的一端與所述焊盤104電連接；位于所述載體100表面的塑封層106，所述塑封層106包圍所述芯片101，且所述塑封層106暴露出所述焊盤104 ;位于所述塑封層106表面的再布線層107，所述再布線層107與所述焊盤104電連接；位于所述再布線層107表面的焊球108。
[0045]