一種漏電流的測試版圖、檢測結構及其檢測方法
【技術領域】
[0001] 本發明涉及半導體集成電路制造技術領域，尤其涉及CMOS半導體器件工藝；更具 體地說，涉及一種金屬層漏電流的測試版圖、檢測結構及其檢測方法。
【背景技術】
[0002] 隨著半導體制造技術的不斷發展，特征尺寸越來越小，對測試方法的要求也越來 越高。例如，在后段工藝的金屬層形成后，需要對金屬層內的相鄰圖形或線條進行漏電流測 試，以確保相鄰圖形或線條間沒有短路等問題出現。
[0003] 請參閱圖1，圖1所示為現有技術中金屬層漏電流測試版圖和測試結構版圖橫截 面示意圖。如圖1所示，由于金屬層的漏電屬于微小電流，單一的測試結構（版圖中小方 塊）得到的電流值很小，甚至在測試設備的量測最小精度之外；因此需要將多個測試結構 并聯起來以增大總電流量，最后通過計算得到單個測試單元的漏電量。
[0004] 如圖1所示，將測試版圖中的測試單元的細節放大可以發現，現有技術采用的測 試結構通常為兩組分離的梳狀結構交錯形成。在測試時，一組接高低位，另外一組接低點 位。從圖1右邊部分的橫截面示意圖也可以看到第一金屬層的兩組圖形交錯排列，一旦有 任何兩根相鄰的金屬線條發生短路，即可以測試到很大的漏電流。
[0005] 然而，在實際應用中，這些用來監控工藝是否存在短路缺陷的測試版圖結構都是 放置在晶圓上芯片與芯片之間的空余位置，隨著芯片尺寸越來越小，為了有效地量測到漏 電流，圖1中測試版圖中的測試單元數量的需要則變得越來越多。本領域人員清楚，測試版 圖中的測試單元數量的增加，這就需要預留更多的空余位置來放置這些測試結構，而這一 點恰好是無法實現的，因為剛好相反，集成電路技術的發展要求晶圓上的空余面積不斷減 少，以騰出更多的空間排布產品芯片，以提高產出芯片的數量。
[0006] 因此，如何在減小漏電流測試版圖面積的情況下得到高精度的漏電流測試結果， 成為了目前業界一個急需解決的問題。
【發明內容】
[0007] 本發明的目的在于克服傳統方法中金屬層漏電流檢測精度不高和所需版圖面積 過大的問題，提出了一種新的漏電流的測試版圖、檢測結構及其檢測方法，該方法利用了前 段工藝PN結二極管與金屬漏電流測試結構并聯進行金屬漏電流測試，可以解決金屬層測 試結構版圖面積過大的問題，同時，利用了 PN結二極管漏電流特性穩定的特點，可以使金 屬層漏電流的檢測精度得到大幅提高。
[0008] 為實現上述目的，本發明的技術方案如下：
[0009] -種金屬層漏電流的檢測結構，包括測試版圖模塊、測試模塊和計算模塊；其中， 所述測試版圖模塊包括在工藝流程前段形成的M個PN結二極管漏電流測試單元與位于金 屬層的經典漏電流測試單元相并聯，所述PN結二極管的P端接高電位，所述PN結二極管的 N端接低電位；所述M個PN結二極管的結面積是不同的，且每一個并接的回路均由不同的 開關控制，其中，M為大于等于1的正整數；所述測試模塊用于檢測所述測試版圖模塊漏電 流、各個所述PN結二極管漏電流和各個所述PN結二極管分別與所述PN結二極管并聯后的 漏電流；所述計算模塊，用于根據所述測試版圖模塊漏電流、各個所述PN結二極管漏電流、 各個所述PN結二極管分別與所述PN結二極管并聯后的漏電流以及它們間的結果關系，通 過計算得到所需的金屬層漏電流。
[0010] 優選地，所述的M為2,兩個所述PN結二極管設置在具有經典漏電流測試單元的所 述金屬層的下層結構中；所述兩個不同結面積的PN結二極管的形成過程如下：
[0011] 首先，將襯底進行離子注入以形成N型阱；然后，在所述N型阱中注入形成兩個不 同的P型阱和高濃度的P型接觸點；接下來，在兩個不同的P型阱間通過離子注入形成高濃 度的N型接觸點；最后，把所述高濃度N型接觸點通過通孔與所述金屬層中經典漏電流測試 單元中的金屬線進行連接，完成與PN結二極管的并聯；其中，所述連接中高濃度P型接觸點 與所述金屬層的高電位端相連，所述高濃度N型接觸點與所述金屬層低電位端相連。
[0012] 為實現上述目的，本發明還提供技術方案如下：
[0013] -種金屬層漏電流的測試版圖模塊，用于檢測所需金屬層的漏電流；其包括在工 藝流程前段形成的M個PN結二極管漏電流測試單元與位于金屬層的經典漏電流測試單元 相并聯，所述PN結二極管的P端接高電位，所述PN結二極管的N端接低電位；所述M個PN 結二極管的結面積是不同的，且每一個并接的回路均由不同的開關控制，其中，M為大于等 于1的正整數。
[0014] 為實現上述目的，本發明又提供技術方案如下：
[0015] -種采用上述金屬層漏電流檢測結構的檢測方法，其中，所述PN結二極管的個數 為1，該方法包括如下步驟：
[0016] 步驟Sl :檢測所述PN結二極管的單獨漏電流；
[0017] 步驟S2 :檢測所述PN結二極管與位于金屬層的經典漏電流測試單元相并聯的漏 電流，即檢測所述測試版圖模塊的漏電流；
[0018] 步驟S3 :將所述測試版圖模塊的漏電流減去結二極管的單獨漏電流，以得到的所 述金屬層漏電流結果。
[0019] 為實現上述目的，本發明更提供技術方案如下：
[0020] -種采用上述金屬層漏電流檢測結構的檢測方法，其中，M為大于等于2,即所述 PN結二極管的個數為多個；該方法包括如下步驟：
[0021] 步驟Sl :分別檢測M個PN結二極管的單獨漏電流；
[0022] 步驟S2 :分別檢測M個PN結二極管與位于金屬層的經典漏電流測試單元相并聯 的漏電流，然后，分別減去步驟Sl中檢測到的M個PN結二極管的單獨漏電流，得到M個金 屬層第一漏電流值；
[0023] 步驟S3 :檢測所述測試版圖模塊的漏電流；
[0024] 步驟S4 :將所述測試版圖模塊的漏電流減去步驟Sl中檢測到的M個PN結二極管 的單獨漏電流，得到金屬層的第二漏電流值；
[0025] 步驟S5 :將所述M個金屬層第一漏電流值和金屬層的第二漏電流值求平均值，得 到最終的金屬層漏電流值。
[0026] 從上述技術方案可以看出，上述本發明提出的金屬層漏電流的這種測試方法，由 于PN結二極管的漏電流為金屬層漏電流的10倍左右，占總電流的絕大部分，且PN結的形 成過程只由半導體制造工藝中的離子注入和熱退火這種精密控制的工藝決定，因此，PN結 漏電流的測量結果非常穩定，受量測條件的影響很小。因此，基于這些原因，上述并聯量測 和PN結單獨量測的結果十分可靠，最后得到數值較小的金屬層漏電流的誤差也會非常小。
[0027] 很明顯，應用本發明的方案，不僅可以縮小所需的版圖面積，還可以進一步提高漏 電流量測的精度，即通過把前段工藝中形成的PN結二極管與金屬漏電流測試結構并聯進 行漏電流測試，不僅可以縮小金屬層漏電流測試所需的版圖面積，還可以進一步提高漏電 流量測的精度。
【附圖說明】
[0028] 圖1所示為現有技術中金屬層漏電流測試版圖和橫截面示意圖
[0029] 圖2所示為本發明金屬層漏電流測試結構版圖、電路圖和測試結構版圖橫截面示 意圖
【具體實施方式】
[0030] 下面結合附圖，對本發明的【具體實施方式】作進一步的詳細說明。
[0031] 需要說明的是，同現有技術相同的是，本發明提出的技術方案需要將多個測試 結構并聯起來以增大總電流量，最后通過計算得到單個測試單元的漏電量，但與現有技術 不同的是，并聯起來多個測試結構包括一個或多個前段工藝中形成的PN結二極管，也就是 說，關鍵點在于把前段工藝中形成的PN結二極管與經典金屬層漏電流測試結構（該測試 結構位于金屬層中）并聯進行漏電流測試，不僅可以縮小金屬層漏電流測試所需的版圖面 積，還可以進一步提高漏電流量測的精度。
[0032] 本發明的金屬層漏電流的檢測結構，通常包括測試版圖模塊、測試模塊和計算模 塊。測試版圖模塊包括在工藝流程前段形成的M個PN結二極管漏電流測試單元與位于金 屬層的經典漏電流測試單元相并聯的結構。M個PN結二極管的P端接高電位，M個PN結二 極管的N端接低電位。其中，M為大于等于1的正整數。為提高測試精度，M個PN結二極管 的結面積是不同的，且每一個并接的回路均由不同的開關控制。
[0033] 測試模塊用于檢測上述測試版圖模塊漏電流、各個PN結二極管漏電流和各個PN 結二極管分別與PN結二極管并聯后的漏電流。
[0034] 計算模塊用于根據測試版圖模塊漏電流、各個PN結二極管漏電流、各個PN結二極 管分別與PN結二極管并聯后的漏電流以及它們間的結果關系，通過計算得到所需的金屬 層漏電流。
[0035] 下面就以M等于2為例，說明對本發明金屬層漏電流測試結構版圖、電路圖和測試 結構版圖進行詳細。
[0036] 具體地，請參閱圖2,圖2所示為本發明金屬層漏電流測試結構版圖、電路圖和測 試結構版圖橫截面示意圖。如圖2所示，在本發明的一個實施例中，左上角的簡化版圖表示 用到了在原有經典的金屬層漏電流測試結構下層的襯底中的兩個PN結二極管，且由于本 發明提出的技術方案利用了把前段工藝中形成的PN結二極管與經典金屬層漏電流測試結 構并聯進行漏電流測試，由于PN結二極管的漏電流為金屬層漏電流的10倍左右，因此，總 共需要的測試單元數量相比傳統方法大幅減少，即所需的版圖面積也大大較少。
[0037] 左下角的電路簡圖標識的是將一個經典的金屬漏電流測試結構與兩個不同的PN 結二極管并聯進行漏電流測試。右圖表示的是在傳統金屬層漏電流測試結構下層增加 PN 結的橫截面示意圖。
[0038] 在本發明的實施例中，兩個PN結二極管設置在具有經典漏電流測試單元的金屬 層的下層結構中；兩個不同結面積的PN結二極管的形成過程如下：
[0039] 首先，將襯底進行離子注入以形成N型阱；
[0040] 然后，在N型阱中注入形成兩個不同的P型阱和高濃度的