半導體裝置及其制造方法
【技術領域】
[0001] 本發明涉及半導體裝置及其制造方法。
【背景技術】
[0002] ESD(Electrostatic discharge，靜電放電）是影響集成電路可靠性的一個主要因 素。ESD是一種電荷的快速中和過程。由于靜電電壓很高，ESD會給集成電路帶來破壞性的 后果，造成集成電路的失效。因此，為了保護集成電路免遭ESD的損害，ESD保護電路同時 的設計于集成電路中，以防止集成電路因受到ESD而損壞。
[0003] 由于極控二極管（Gated Diode)與傳統的 STI (Shallow Trench Isolation，淺溝 道隔離）二極管相比，速度更快、電阻更小、故障電流更高，因此，柵控二極管越來越多地被 用于ESD保護電路。
[0004] 現有技術中用于ESD保護電路的柵控二極管，通常采用如圖1所示的長條紋型柵 控二極管，其中，W為長條紋型柵控二極管有源區條紋的長度，Lp、Lg、Ln分別為P+導電區 域1、柵極2和N+導電區域3的寬度。如圖2所示，長條紋型柵控二極管的導通電流方向4 是由N+導電區域流向N+導電區域。
[0005] 現有技術中，為了獲得足夠的ESD保護能力，需要增大柵控二極管的尺寸，但是這 樣會產生很大的寄生電容，進而明顯地降低電路性能，尤其對于射頻高速集成電路而言，這 種性能降低的更為明顯。
[0006] 發明概述
[0007] 本發明的發明人發現上述現有技術中存在問題，并因此針對上述問題提出了新的 技術方案以至少部分減輕或解決至少部分上述問題。
[0008] 根據本發明的一個方面，提供一種制造半導體裝置的方法，包括：提供襯底，并在 襯底中形成阱區；在阱區上形成至少一個第一柵極結構，其中第一柵極結構包括柵極絕緣 層以及形成在柵極絕緣層上的第一柵極，其中在阱區表面上所述第一柵極呈第一閉合圖 形，從而限定處于第一閉合圖形內的第一區域和第一閉合圖形外的第二區域；在第一區域 內進行離子注入，以形成具有第一導電類型的區域；以及在第二區域內進行離子注入，以形 成具有第二導電類型的區域，其中第一導電類型和第二導電類型不同。
[0009] 在一個實施例中，所述方法還包括：在第一區域中形成隔離區域，所述隔離區域與 所述第一區域的邊界間隔開。
[0010] 在一個實施例中，隔離區域的周長與第一區域的周長之比的范圍為〇. 25至0. 75。
[0011] 在一個實施例中，所述方法還包括：在阱區上還形成與所述第一柵極結構間隔開 的第二柵極結構，所述第二柵極結構包括柵極絕緣層以及在柵極絕緣層上的第二柵極，在 阱區表面上所述第二柵極呈第二閉合圖形并被所述第一區域所圍繞，從而限定處于第二閉 合圖形內的第三區域；以及在第三區域內進行離子注入，以形成具有第二導電類型的區域。
[0012] 在一個實施例中，所述方法還包括：在第三區域中形成隔離區域，所述隔離區域與 所述第三區域的邊界間隔開。
[0013] 在一個實施例中，隔離區域的周長與第三區域的周長之比的范圍為0. 25至0. 75。
[0014] 在一個實施例中，阱區為P型阱區；具有第一導電類型的區域為N+區域；具有第 二導電類型的區域為P+區域。
[0015] 在一個實施例中，第一柵極為多晶硅，各第一柵極之間的距離范圍為0. 1-2 μ m。
[0016] 在一個實施例中，第一閉合圖形的外側輪廓和內側輪廓、隔離區域的外側輪廓相 應具有從下列中選擇的一種形狀：四邊形、五邊形、六邊形、八邊形、圓形、橢圓形。
[0017] 在一個實施例中，第二閉合圖形的外側輪廓和內側輪廓與第一閉合圖形的外側輪 廓和內側輪廓形狀對應。
[0018] 根據本發明的另一方面，提供一種半導體裝置，包括：襯底；位于襯底中的阱區； 位于阱區上的至少一個第一柵極結構，其中所述第一柵極結構包括柵極絕緣層以及形成在 柵極絕緣層上的第一柵極，其中在阱區表面上所述第一柵極呈第一閉合圖形，從而限定處 于第一閉合圖形內的第一區域和第一閉合圖形外的第二區域，其中第一區域為具有第一導 電類型的區域，第二區域為具有第二導電類型的區域，第一導電類型和第二導電類型不同。
[0019] 在一個實施例中，所述半導體裝置還包括：位于第一區域中的隔離區域，其中所述 隔離區域與所述第一區域的邊界間隔開。
[0020] 在一個實施例中，隔離區域的周長與第一區域的周長之比的范圍為0. 25至0. 75。
[0021] 在一個實施例中，所述半導體裝置還包括：位于阱區上與所述第一柵極結構間隔 開的第二柵極結構，其中所述第二柵極結構包括柵極絕緣層以及在柵極絕緣層上的第二柵 極，在阱區表面上所述第二柵極呈第二閉合圖形并被所述第一區域所圍繞，從而限定處于 第二閉合圖形內的第三區域，其中第三區域為具有第二導電類型的區域。
[0022] 在一個實施例中，所述半導體裝置還包括：位于第三區域內的隔離區域，其中所述 隔離區域與所述第三區域的邊界間隔開。
[0023] 在一個實施例中，隔離區域的周長與第三區域的周長之比的范圍為0. 25至0. 75。
[0024] 在一個實施例中，阱區為P型阱區；具有第一導電類型的區域為N+區域；具有第 二導電類型的區域為P+區域。
[0025] 在一個實施例中，第一柵極為多晶硅，各第一柵極之間的距離范圍為0. 1-2 μ m。
[0026] 在一個實施例中，第一閉合圖形的外側輪廓和內側輪廓、隔離區域的外側輪廓相 應具有從下列中選擇的一種形狀：四邊形、五邊形、六邊形、八邊形、圓形、橢圓形。
[0027] 在一個實施例中，第二閉合圖形的外側輪廓和內側輪廓與第一閉合圖形的外側輪 廓和內側輪廓形狀對應。
[0028] 通過本發明所述方法制造的半導體裝置，能夠在保持與長條紋型柵控二極管相同 ESD保護能力的同時，降低寄生電容，從而提高了射頻電路的電路性能。
[0029] 下面通過以下參照附圖對本發明的示例性實施例的詳細描述，本發明的其它特征 及其優點將會變得清楚。
【附圖說明】
[0030] 構成說明書的一部分的附圖描述了本發明的實施例，并且連同說明書一起用于解 釋本發明的原理。
[0031 ] 根據下面參照附圖的詳細描述，可以更加清楚地理解本發明，在附圖中：
[0032] 圖1為常規長條紋型柵控二極管的俯視圖。
[0033] 圖2為常規長條紋型柵控二極管的電路連接示意圖。
[0034] 圖3為本發明制造半導體裝置的方法的流程示意圖。
[0035] 圖4-圖11示意性地示出了根據本發明第一實施例的半導體裝置的制造過程的若 干階段。
[0036] 圖12-圖13示意性地示出了根據本發明第二實施例的半導體裝置的制造過程的 若干階段。
[0037] 圖14-圖15示意性地示出了根據本發明第三實施例的半導體裝置的制造過程的 若干階段。
[0038] 圖16-圖17示意性地示出了根據本發明第四實施例的半導體裝置的制造過程的 若干階段。
[0039] 圖18示意性地示出了根據本發明第五實施例的半導體裝置的制造過程中導電區 域形成后有源區的俯視圖。
[0040] 圖19示意性地示出了根據本發明第六實施例的半導體裝置的制造過程中導電區 域形成后有源區的俯視圖。
[0041] 圖20示意性地示出了根據本發明第七實施例的半導體裝置的制造過程中導電區 域形成后有源區的俯視圖。
[0042] 圖21-22示意性地示出了根據本發明第八實施例的半導體裝置的制造過程中導 電區域形成后有源區的俯視圖。
【具體實施方式】
[0043] 現在將參照附圖來詳細描述本發明的各種示例性實施例。應理解，除非另外具體 說明，否則在這些實施例中闡述的部件和步驟的相對布置、數字表達式和數值不應被理解 為對本發明范圍的限制。
[0044] 此外，應當理解，為了便于描述，附圖中所示出的各個部件的尺寸并不必然按照實 際的比例關系繪制。
[0045] 以下對示例性實施例的描述僅僅是說明性的，決不作為對本發明及其應用或使用 的任何限制。
[0046] 對于相關領域普通技術人員已知的技術、方法和裝置可能不作詳細討論，但在適 用這些技術、方法和裝置情況下，這些技術、方法和裝置應當被視為本說明書的一部分。
[0047] 在這里示出和討論的所有示例中，任何具體值都應被解釋為僅僅是示例性的，而 不是作為限制。因此，示例性實施例的其它示例可以具有不同的值。
[0048] 應注意，相似的標號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個 附圖中被定義，則在隨后的附圖的說明中將不需要對其進行進一步討論。
[0049] 如圖1所示，柵控二極管的導通電流能力由有電流通過的N+導電區域的外側輪廓 長度（即導電長度）決定。而寄生電容5的大小由N+導電區域的底面積決定。對于ESD 保護電路而言，柵控二極管的導通電流能力越多越好，寄生電容越小越好。
[0050] 因此，為了研究如何在提高或保持柵控二極管的導通電流能力的同時降低寄生電 容，本發明定義了一個參數k，其中k =導電長度/底面積。所述參數k越大，柵控二極管的 ESD保護能力越好。
[0051 ] 因此，對于圖1和圖2所示長條紋型柵控二極管而言，所述導電長度為2W，N+導電 區域的底面積為WXLn。所以對于長條紋型柵控二極管而言，參數k為：
[0053] 因此，本發明嘗試設計出一種新型的柵控二極管，使其參數k相比傳統長條紋型 柵控二極管有所提高，這樣就能提高柵控二極管的ESD保護能力。
[0054] 圖3為根據本發明制造半導體裝置的方法的流程示意圖。所述方法包括：
[0055] 步驟301，提供襯底，并在襯底中形成阱區。
[0056] 優選的，所述阱區可以是P型阱區。
[0057]