Tft、陣列基板、顯示裝置及tft的制備方法
【技術領域】
[0001]本發明涉及液晶技術領域，特別是涉及一種基于雙柵極結構的低溫多晶硅TFT、陣列基板、顯示裝置及TFT的制備方法。
【背景技術】
[0002]隨著低溫多晶娃(Low Temperature Poly-Silicon, LTPS)半導體薄膜晶體管(Thin-film transistor, TFT)的發展，以及由于LTPS半導體本身超高載流子迀移率的特性，相應的面板周邊集成電路也成為大家關注的焦點，并且很多人投入到System onPanel (SOP)的相關技術研究，并逐步成為現實。與此同時，由于LTPS半導體高迀移率的因素，其漏電特性相對于A-Si而言變得很差，漏電成為在LTPS設計中不可忽略的一部分。
[0003]如圖1所示:圖1是現有技術的LTPS N-TFT的結構示意圖。該LTPS N-TFT包括襯底10、緩沖層11、圖案化多晶硅層12、隔離層13、柵極層14、絕緣層15和源漏極圖案層16，其中，圖案化多晶硅層12的兩側分別是源極重摻雜區121和漏極重摻雜區122，以及位于中間的溝道區120。
[0004]傳統的LTPS TFT的電性受多晶硅工藝的影響比較嚴重，多晶硅的界面態的特性會直接影響LTPS TFT的漏電流、亞閾值擺幅和閾值電壓。這種傳統的LTPS TFT相對于非晶硅(A-Si)具有很好的迀移率特性，其導通電流和導通的速度都比A-Si好。正是由于這種高迀移率的特性，使得LTPS TFT器件的漏電流也比A-Si大很多，這種大的漏電流會影響器件正常工作。
[0005]如圖2所示:圖2是現有技術的一種具有LDD的Signal-Gate N-TFT的結構示意圖。該 Signal-Gate N-TFT 為具有單個柵極的 N 型 TFT，LDD 指 Lightly Doped Drain，即輕摻雜漏，圖2所述的這種TFT的設計在源重摻雜區221與漏重摻雜區222與溝道220之間增加了兩個LDD區223，LDD區223可以有效地增加源漏極26與溝道220之間勢皇的寬度。
[0006]LDD區223的目的是形成一個較源漏極端高的串聯電阻值，形成一個濃度緩沖區，來降低此區的漏極端邊緣電場的梯度，減緩電場增強漏電流產生與避免熱載流子效應。綜上，圖2所示的TFT結構能夠有效地降低器件的漏電流。但是，有時為了提高晶體管的迀移率特性，較高的迀移率也將帶來較大的器件漏電流，光靠這種TFT的結構設計并不能有效地降低器件的漏電流，尤其是在器件長期工作導致器件特性變差的時候，這種器件的漏電流變的更加不可忽略。
[0007]如圖3所示:圖3是現有技術的一種具有LDD區的Dual-Gate N-TFT的結構示意圖。Dual-Gate N-TFT即具有雙柵結構的TFT，即柵極層34包括有第一柵極341和第二柵極 342。
[0008]這種結構的設計相當于增加了整個TFT的溝道長度，但是又有不輸于圖2所示TFT的驅動能力。這種設計增加了源漏極導通溝道的長度，能夠有效地降低器件的漏電流，這種TFT的結構受到很多面板廠家的歡迎。雖然，這種器件的結構有不輸于圖2所示器件的驅動能力，但是跟所有的具有LDD區的TFT —樣，這種器件的驅動能力會受到LDD區的嚴重影響，其驅動能力要小于圖1所示器件。
【發明內容】
[0009]本發明提供一種TFT、陣列基板、顯示裝置及TFT的制備方法，能夠解決現有技術存在的難以在提高TFT的驅動力的同時不影響漏電流的問題。
[0010]為解決上述技術問題，本發明采用的一個技術方案是:提供一種TFT，該TFT包括襯底、緩沖層、圖案化多晶硅層、隔離層、柵極層、絕緣層及源漏極圖案層。緩沖層位于襯底之上。圖案化多晶硅層設置在所述緩沖層之上，所述圖案化多晶硅層包括分別位于兩外側源極重摻雜區和漏極重摻雜區，以及位于所述源極重摻雜區和漏極重摻雜區之間的溝道區。隔離層覆蓋在所述圖案化多晶硅層之上。柵極層設在所述隔離層之上，所述柵極層包括并列設置的第一柵極和第二柵極，所述第一柵極和所述第二柵極均對應所述溝道區。絕緣層覆蓋在所述柵極層之上。源漏極圖案層設置在所述絕緣層之上，所述源漏極圖案層包括源極圖案、漏極圖案和橋梁圖案，所述源極圖案與所述源極重摻雜區連接，所述漏極圖案與所述漏極重摻雜區連接，所述橋梁圖案的一端與所述第一柵極連接，另一端和所述第二柵極連接。
[0011]其中，所述圖案化多晶硅層還包括第一輕摻雜漏區、第二輕摻雜漏區和第三輕摻雜漏區，所述第一輕摻雜漏區位于所述源極重摻雜區內側，并與所述源極重摻雜區電連接，所述第二輕摻雜漏區位于所述漏極重摻雜區內側，并與所述漏極重摻雜區電連接。所述溝道區包括第一溝道區和第二溝道區，所述第一溝道區位于所述第一輕摻雜漏區內側，并與所述第一輕摻雜漏區電連接，所述第二溝道區位于所述第二輕摻雜漏區內側，并與所述第二輕摻雜漏區電連接，所述第三輕摻雜漏區位于所述第一溝道區和所述第二溝道區之間，所述第三輕摻雜漏區與所述第一溝道區和所述第二溝道區電連接。
[0012]其中，所述絕緣層上、對應于第一柵極和第二柵極的位置處均設有第一過孔，所述第一過孔內填充有導電材料，所述橋梁圖案通過所述第一過孔內的導電材料與所述第一柵極和所述第二柵極電連接。
[0013]其中，所述橋梁圖案完全覆蓋所述第一柵極和所述第二柵極。
[0014]其中，所述隔離層和所述絕緣層上、對應于所述源極重摻雜區的位置處設有源極過孔，所述源極過孔內填充有導電材料，所述源極圖案通過所述源極過孔內的導電材料與所述源極重摻雜區電連接。所述隔離層和所述絕緣層上、對應于所述漏極重摻雜區的位置處設有漏極過孔，所述漏極過孔內填充有導電材料，所述漏極圖案通過所述漏極過孔內的導彈材料與所述漏極重摻雜區電連接。
[0015]為解決上述技術問題，本發明采用的另一個技術方案是:提供一種陣列基板，該陣列基板包括上述TFT。
[0016]為解決上述技術問題，本發明采用的又一個技術方案是:提供一種顯示裝置，該顯示裝置包括上述陣列基板。
[0017]為解決上述技術問題，本發明采用的再一個技術方案是:提供一種TFT的制備方法，該方法包括以下步驟:在襯底之上形成緩沖層。在所述緩沖層之上形成圖案化多晶硅層，并在所述多晶硅層的兩外側形成源極重摻雜區和漏極重摻雜區，所述源極重摻雜區與所述漏極重摻雜區之間為溝道區。在所述圖案化多晶硅層上形成隔離層。在所述隔離層之上形成柵極層，所述柵極層包括并列設置的第一柵極和第二柵極，所述第一柵極和所述第二柵極均對應所述溝道區。在所述柵極層之上形成絕緣層。在所述絕緣層之上形成源漏極圖案層，所述源漏極圖案層包括源極圖案、漏極圖案和橋梁圖案，所述源極圖案與所述源極重摻雜區連接，所述漏極圖案與所述漏極重摻雜區連接，所述橋梁圖案的一端與所述第一柵極連接，另一端和所述第二柵極連接。
[0018]其中，在所述緩沖層之上形成圖案化多晶硅層，并在所述多晶硅層的兩外側形成源極重摻雜區和漏極重摻雜區的步驟之后還包括:在所述源極重摻雜區內側形成第一輕摻雜漏區，所述第一輕摻雜漏區與所述源極重摻雜區電連接。在所述漏極重摻雜區內側形成第二輕摻雜漏區，所述第二輕摻雜漏區與所述漏極重摻雜區電連接。在所述溝道區中部形成第三輕摻雜漏區，使所述溝道區分為第一溝道區和第二溝道區，并使所述第一溝道區、所述第二溝道區均與所述第三輕摻雜漏區電連接。
[0019]其中，在所述柵極層之上形成絕緣層的步驟之后包括:在