薄膜晶體管以及像素結構的制作方法
【專利說明】
【技術領域】
[0001]本發明是有關于一種薄膜晶體管以及像素結構,且特別是有關于一種顯示面板的薄膜晶體管以及像素結構。
【【背景技術】】
[0002]隨著現代信息科技的進步,各種不同規格的顯示器已被廣泛地應用在消費者電子產品的屏幕的中,例如手機、筆記型電腦、數字相機以及個人數字助理(PDAs)等。在該多個顯示器中,由于液晶顯示器(liquid crystal displays, IXD)及有機電激發光顯示器(Organic Electroluminesence Display, OELD或稱為0LED)具有輕薄以及消耗功率低的優點,因此在市場中成為主流商品。LCD與OLED的制程包括將半導體元件陣列排列于基板上,而半導體元件包含薄膜晶體管(thin film transistors, TFTs)。
[0003]傳統上來說,薄膜晶體管包括頂柵型薄膜晶體管(top-gate TFTs)以及底柵型薄膜晶體管(bottom-gate TFTs)。上述薄膜晶體管包含半導體層作為有源層或通道層,因此,若受到外部光源(例如是:背光源)的照射,則TFTs的半導體層很容易產生因照光而引致的漏電流(photo-1nduced current leakage)。其中,因照光而引致的漏電流不但會影響薄膜晶體管元件本身的效能,且會在畫面顯示時發生相互串擾(cross-talk)的問題,導致顯示器的顯示品質下降。
【
【發明內容】
】
[0004]本發明提供一種薄膜晶體管以及一種像素結構,其可以避免傳統TFTs的半導體層很容易產生因照光而產生漏電流問題。
[0005]本發明的薄膜晶體管包括柵極、柵絕緣層、有源層、歐姆接觸層、源極以及漏極。柵極具有凹陷結構。柵絕緣層位于柵極上,并順應性地覆蓋凹陷結構。有源層位于柵絕緣層上,其中有源層位于柵極的凹陷結構內且未延伸至凹陷結構的外部。歐姆接觸層位于有源層上,且暴露出部分的有源層。源極以及漏極,位于歐姆接觸層的上方。
[0006]本發明另提供一種像素結構,包括數據線、掃描線、薄膜晶體管、保護層以及像素電極。薄膜晶體管如上所述。上述的薄膜晶體管電性連接數據線以及掃描線。保護層位于源極與漏極的上方,其特征在于,保護層具有開口,以暴露出漏極。像素電極位于保護層的上方,且像素電極經由開口與漏極電性連接。
[0007]基于上述,在本發明的薄膜晶體管中由于有源層位于柵極的凹陷結構內,且并未延伸至柵極的凹陷結構之外部,可阻擋外部光源(例如是:背光源)照射到有源層。因此,本發明的薄膜晶體管可避免因照光而引致的漏電流的產生。
[0008]為讓本發明的上述特征和優點能更明顯易懂,下文特舉實施例,并配合所附圖式作詳細說明如下。
【【附圖說明】】
[0009]圖1A至圖5A是本發明的一實施例的像素結構的制造流程的上視示意圖。
圖1B至圖5B分別是對應圖1A至圖5A的剖面線1_1’的制造流程示意圖。
圖6是本發明的另一實施例的薄膜晶體管的剖面圖。
圖7是本發明的另一實施例的薄膜晶體管的剖面圖。圖8是本發明的另一實施例的薄膜晶體管的剖面圖。
【符號說明】
[0010]100、200、300、400:薄膜晶體管 110、210、310、410:基板 120、220、320、420:柵極 125、225、325、425:凹陷結構 125B、225B、325B、425B:凹陷結構的底部 125W、225W、325W、425W:凹陷結構的側壁 130、230、330、430:柵絕緣層 140、240、340、440:有源層
150、250、350、450:歐姆接觸層
160:保護層
C:開口
CL:共用線
Dr:凹陷結構的厚度
Da:有源層的厚度
D1:柵絕緣層的厚度
De:柵極未設置有凹陷結構處的厚度
Dbm:位于凹陷結構的底部下方的柵極的厚度
D。:歐姆接觸層的厚度
D:漏極
DL:數據線
1-1’:剖線
PE:像素電極
S:源極
SL:掃描線
【實施方式】
[0011]本發明的薄膜晶體管可應用于顯示面板的像素結構的中,因此,為了詳細地說明本發明的薄膜晶體管的設計,以下的說明是以具有本發明的薄膜晶體管的單一像素結構為例,以文字并配合所附圖式來作說明。
[0012]圖1A至圖5A是本發明的一實施例的薄膜晶體管以及具有上述薄膜晶體管的像素結構的制造流程的上視示意圖。圖1B至圖5B分別是圖1A至圖5A的剖線1_1’的剖面制造流程示意圖。以下將依序說明本發明的薄膜晶體管以及像素結構的制程流程。
[0013]請同時參照圖1A以及圖1B,提供一基板110。基板110的材質可為玻璃、石英、有機聚合物、或是其它可適用的材料。
[0014]在基板110上形成柵極120、掃描線SL以及共用線CL。柵極120具有凹陷結構125,且凹陷結構125具有一底部125B以及一側壁125W。柵極120未設置有凹陷結構處具有厚度Dti,且厚度Dti等于或是大于0.525微米;位于凹陷結構的底部下方的柵極120具有厚度Dbm,且厚度Dbm等于或是大于0.050微米。凹陷結構125具有深度D R,且深度Dr等于或是大于0.475微米,且等于或是小于0.675微米,如圖1B所示。在本實施例中,上述的柵極120、掃描線SL以及共用線CL以及凹陷結構125的制造方法例如是先形成一金屬材料層(未繪示)于基板110上,在對其進行圖案化制程以形成柵極120、掃描線SL以及共用線CL ;緊接著,對柵極120進行另一圖案化制程以形成凹陷結構125。上述圖案化制程例如是光刻蝕刻制程,但本發明不限于此。柵極120、掃描線SL以及共用線CL的材料包含金屬、金屬氧化物、有機導電材料或上述的組合。
[0015]在本實施例的像素結構中,掃描線SL與柵極120電性連接,且掃描線SL與共用線CL彼此分離,如圖1A所示。在其它實施例中,掃描線SL以及共用線CL可以是位于相同或不相同的膜層,且兩者之間彼此電性絕緣且不重疊。
[0016]接著,在基板110上形成柵絕緣層130,且柵絕緣層130配置于柵極120的上,且順應性地覆蓋凹陷結構125。其中,如圖1B所示,柵絕緣層130具有厚度D1,且厚度D1等于或大于0.350微米且等于或小于0.450微米。在本實施例中,柵絕緣層130的材料包含無機材料(例如:氧化娃、氮化娃、氮氧化娃、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述的組合。
[0017]請同時參照圖2A以及圖2B,在柵絕緣層130上形成有源層140。有源層140位于柵極120的凹陷結構125內,且有源層140未延伸至凹陷結構125的外部。其中,如圖2B所示,有源層140具有厚度Da,且厚度Da等于或大于0.125微米且等于或小于0.165微米。有源層140的形成方法例如是透過化學氣相沉積(Chemical Vapor Deposit1n, CVD)或是其他合適的制程,先形成有源材料層(未繪示出),之后再透過圖案化制程以定義出圖案而形成有源層140。上述圖案化制程例如是光刻蝕刻制程,但本發明不限于此。有源層140可為金屬氧化物半導體材料、多晶硅、非晶硅或是其他合適的半導體材料,上述金屬氧化物半導體材料例如是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide, IGZ0)、氧化鋅(ZnO)氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide, ΙΖ0)、氧化嫁鋅(GalIium-Zinc Oxide, GZ0)、氧化鋅錫(Zinc-Tin Oxide, ΖΤ0)或氧化銦錫(Indium-Tin Oxide, ΙΤ0)。
[0018]請同時參照圖3A以及圖3B,在有源層140上形成歐姆接觸層150,且歐姆接觸層150暴露出部分的有源層140。其中,歐姆接觸層150具有厚度D。,且厚度D。等于或大于0.040微米且等于或小于0.060微米,如圖3B所示。在本實施例中,歐姆接觸層150位于柵極120的凹陷結構125內且未延伸至凹陷結構125的外部,但本發明不以此為限。歐姆接觸層150的形成方法例如是透過化學氣相沉積(Chemical Vapor Deposit1n, CVD)或是其他合適的制程,先形成一材料層(未繪示),之后在對其進行圖案化制程以形成歐姆接觸層150。上述圖案化制程例如是光刻蝕刻制程,但本發明不限于此。歐姆接觸層150的材料可以是包含含有摻雜物(dopant)的金屬氧化物半導體材料、含有摻雜物的多晶硅、含有摻雜物的非晶硅或是其他合適的含有摻雜物的半導體材料、或其它合適的材料、或上述的組合。
[0019]請同時參照圖4A以及圖4B,在基板110上形成數據線DL,且在