外延片、外延片制備方法以及半導體器件的制作方法
【技術領域】
[0001] 本發明涉及一種外延片及其制備方法，以及一種包括該種外延片的半導體器件。
【背景技術】
[0002] 在襯底上生長一層有一定要求的、與襯底晶向相同的單晶層（即外延層），猶如原 來的晶體向外延伸了一段，故稱外延生長。對于半導體器件來說，需要外延片的外延層具有 完美的晶體結構，而且對外延層的厚度、導電類型、電阻率及電阻均勻性等方面均有一定的 要求。除此之外，越來越多的產品對外延片幾何參數的要求越來越高，因為外延片幾何參數 直接影響到后道產品的加工。例如：外延片的曲翹度高于60 ym，會造成集成電路廠商曝光 加工散焦，良率低，且外延片的曲翹度越大，散焦越嚴重，生產良率越低。外延片的曲翹度的 計算公式如下：曲翹度=(a_b)/2。如圖1所示，外延片01中間界面011上距離參考面02 最遠的點與參考面02之間的距離即為a。如圖2所示，將圖1中的外延片01翻轉，外延片 01中間界面011上距離參考面02最近的點與參考面02之間的距離即為b。
[0003] 后道器件的應用決定了，越來越多的電路與電子元件需要在外延片上制作完成， 例如Power M0SFET、NM0S、CMOS和Super junction等。隨著集成電路設計朝向輕、薄、短、 小及省電化的發展趨勢，行動通訊、信息家電等產品無不力求節約能源消耗，對于外延產品 要求也不斷苛刻。因此，改善外延片幾何參數，使外延片更加適用于更多后道1C廠加工成 為了外延片制作的主要問題。
[0004] 外延片是由襯底與外延層的主體構成，元素相同，均為硅。現有的外延片，通常采 用摻入雜質原子以提高導電性能，但襯底與外延層的摻雜類型須相同，即同為P型摻雜或 同為N型摻雜。因為，如圖3所示，若襯底1和外延層2的摻雜類型不同，襯底和外延層內 摻雜的原子大小不同，界面3上會產生錯位，這種錯位會產生拉力導致外延片變形，形成如 圖4所示的外延片01。圖4中，外延片01的邊緣翹起，嚴重時呈現碗狀，曲翹度高達80 y m， 造成集成電路廠商曝光加工嚴重散焦，良率極低。因此，現有的曲翹度符合要求的外延片均 為襯底和外延層同為P型摻雜或同為N型摻雜的外延片。
【發明內容】
[0005] 本發明的目的是為了克服現有技術中的不足，提供一種低曲翹度的外延片。
[0006] 為實現以上目的，本發明通過以下技術方案實現：
[0007] 外延片，其特征在于，包括襯底和外延層；所述襯底和所述外延層的摻雜類型不 同；所述襯底為P型摻雜，所述外延層為N型摻雜；或者，所述襯底為N型摻雜，所述外延層 為P型摻雜。
[0008] 優選地是，所述P型摻雜所摻雜的原子為硼原子。
[0009] 優選地是，所述硼原子的摻雜類型為超重摻，摻雜濃度為9*els~l*e 2°個/cm3。
[0010] 優選地是，所述硼原子的濃度為4. 5*e19~5. 5*e 19個/cm3。
[0011] 優選地是，所述N型摻雜的摻雜原子為磷原子、砷原子、銻原子中的一種或任意幾 種。
[0012] 優選地是，所述磷原子的摻雜類型為重摻，摻雜濃度為8*e16~2*e 17個/cm3。
[0013] 優選地是，所述外延層的厚度為1. 5~150 ym。
[0014] 優選地是，所述外延層的厚度為18~50 ym。
[0015] 優選地是，厚度為645~675 y m或745~775 y m。
[0016] 本發明的目的之二是為了克服現有技術中的不足，提供一種上述外延片的制作方 法。
[0017] 為實現以上目的，本發明通過以下技術方案實現：
[0018] 上述外延片的制作方法，其特征在于，包括如下步驟：
[0019] A.提供一襯底；對襯底進行摻雜處理，使所述襯底形成P型摻雜或N型摻雜；
[0020] B.在所述襯底上生長外延層；對所述外延層進行摻雜處理，使所述外延層形成P 型摻雜或N型摻雜；
[0021] C.摻雜完成后，對所述襯底和所述外延層進行高溫烘烤，烘烤溫度為1100~ 1120°C，烘烤時間為20~50s。
[0022] 優選地是，所述襯底米用CZ法制作而成。
[0023] 優選地是，所述步驟B中的生長外延層在單片式外延爐內進行；所述單片式外延 爐內為常壓。
[0024] 優選地是，所述步驟B中，采用化學氣相沉積的方法生長所述外延層；化學氣相沉 積包括如下步驟：利用三氯硅烷和氫氣在1040~1200°C的高溫環境下反應，使所述襯底上 生成所述外延層。
[0025] 優選地是，所述步驟B中，三氯硅烷和氫氣反應以使所述襯底上生長所述外延層 的同時，對所述外延層進行摻雜處理。
[0026] 優選地是，所述步驟B完成后，將所述單片式外延爐內的溫度升至1100~1200°C， 在單片式外延爐內進行所述步驟C，對所述襯底和所述外延層進行高溫烘烤。
[0027] 優選地是，所述步驟C中，高溫烘烤的同時，通入流量為50-150SLM的氫氣。
[0028] 本發明的目的之三是為了克服現有技術中的不足，提供一種半導體器件。
[0029] 為實現以上目的，本發明通過以下技術方案實現：
[0030] 半導體器件，其特征在于，包括上述外延片。
[0031] 本發明的外延片，曲翹度滿足后道器件的生產需求，有效避免集成電路廠商曝光 加工散焦，提高了后道器件的良品率及產品品質。更好地滿足行動通訊、信息家電等產品對 于外延產品的苛刻要求。
[0032] 采用本發明的外延片制作的半導體器件，良品率及產品品質高，更好地滿足集成 電路設計朝向輕、薄、短、小及省電化的發展趨勢。
[0033] 采用本發明提供的外延片制作方法，可制得曲翹度小于30 ym的外延片，有效降 低因外延片的襯底和外延層摻雜類型不同引起的曲翹度，從而使襯底和外延層摻雜類型不 同的外延片的曲翹度滿足后道器件的生產需求，有效避免集成電路廠商曝光加工散焦，提 高了后道器件的良品率。同時，采用本發明提供的外延片制作方法，也可對襯底和外延層摻 雜類型相同的外延片的形狀進行修正，進一步降低襯底和外延層摻雜類型相同的外延片的 曲翹度，使襯底和外延層摻雜類型相同的外延片更好地適應后道器件生產，提高后道器件 的品質。
【附圖說明】
[0034] 圖1為測量外延片曲翹度的示意圖；
[0035] 圖2為測量外延片曲翹度的另一示意圖；
[0036] 圖3為襯底和外延層摻雜類型不同的外延片的原子結構圖；
[0037] 圖4為傳統的襯底和外延層摻雜類型不同的外延片的結構示意圖；
[0038] 圖5為實施例1中的外延片的結構示意圖。
【具體實施方式】
[0039] 下面結合附圖對本發明進行詳細的描述：
[0040] 實施例1
[0041] 外延片的制作方法，其特征在于，包括如下步驟：
[0042] A.采用CZ法制得一襯底1。對襯底1進行摻雜處理，使襯底1形成P型摻雜，P型 摻雜的摻雜原子為硼原子，硼原子的摻雜濃度為9*els個/cm3。
[0043] B.將襯底1放入型號為ASM E2000的單片式外延爐內，使單片式外延爐內保持常 壓。然后利用單片式外延爐內的三氯硅烷和氫氣在1040°C下發生化學氣相沉積，以在襯底 1上生長出厚度在1. 5-150 y m的外延層2,且控制外延層2和襯底1的總厚度在645-675 y m 或745-775 y m的范圍內。本實施例優選方案，外延層2的厚度為18 y m，外延層2和襯底1 的總厚度為675 ym。采用型號為ASM E2000的單片式外延爐制作的外延層，較其他外延爐 制作的外延層品質高，對外延層的阻值、厚度、阻值均勻性、厚度均勻性等參數均有提升作 用。對外延層進行摻雜處理，使外延層2形成N型摻雜，N型摻雜的摻雜原子為磷原子，磷 原子的摻雜濃度為l*e 17個/cm3。該步驟的摻雜處理在上述單片式外延爐內與步驟A中的 生長外延層2同時進行。
[0044] C.摻雜完成后，將單片式外延爐內的溫度升高至1130°C，并通入流量為100SLM的 氫氣，對襯底1和外延層2進行50s的高溫烘烤，最終制得外延片01 (如圖5所示）。
[0045] 在步驟C的高溫烘烤的過程中，分別在烘烤至0s、20s、30s、45s、50s時將外延片01 從單片式外延爐內取出，并采用公司曲翹度=(a+b)/2計算烘烤2〇 S、3〇S、45s、5〇S后外延 片01的曲翹度，具體數值如表1所示。
[0046] 實施例2
[0047] 外延片的制作方法，其特征在于，包括如下步驟：
[0048] A.采用CZ法制得一襯底1。對襯底1進行摻雜處理，使襯底1形成P型摻雜，P型 摻雜的摻雜原子為硼原子，硼原子的摻雜濃度為l*e2°個/cm3。
[0049] B.將襯底1放入單片式外延爐內，使單片式外延爐內保持常壓。然后利用單片式 外延爐內的三氯硅烷和氫氣在1200°C下發生化學氣相沉積，以在襯底1上生長出厚度在 1. 5-150 ym的外延層2,且控制外延層2和襯底1的總厚度在645-