包含導電底部填充材料的半導體裝置及封裝以及相關方法
【專利說明】
[0001] 優先權主張
[0002] 本申請案主張2013年3月27日申請的名稱為"包含導電底部填充材料的半導體 裝置及封裝以及相關方法（SEMICONDUCTORDEVICESANDPACKAGESINCLUDINGCONDUCTIVE UNDERFILLMATERIALANDRELATEDMETHODS)"的第 13/851，788 號美國專利申請案的權益。
技術領域
[0003] 本發明的實施例涉及用于將半導體裝置機械及電連接到襯底（例如使用導電底 部填充材料來將具有細間距導電結構（例如焊球、金屬支柱）的半導體裝置連接到襯底或 另一半導體裝置）的封裝技術。
【背景技術】
[0004] 在電子工業中存在減小電子裝置的組件的大小的趨勢。這種大小上的減小可實現 成本減小、效率提高及能量需求降低，以及其它益處。半導體裝置封裝（例如，存儲器、處理 器、發光二極管（LED)、微機電系統（MEMS)裝置封裝、其組合）已成為各種大小減小工作的 對象。例如，減小由半導體裝置封裝覆蓋的區域的一種方法包含將多個半導體設備彼此堆 疊，且使用硅穿孔（TSV)來將多個半導體裝置電耦合到下伏襯底。
[0005] -些常規半導體裝置封裝包含導電結構（例如，焊料凸塊、銅柱），其將半導體裝 置彼此電耦合及/或電耦合到下伏襯底。底部填充材料安置于半導體裝置之間的容積中， 以將物理穩定性添加到封裝且保護導電結構免于環境損害（例如，通過形成防潮層）。盡管 可包含添加劑及填充材料以更改底部填充材料的機械、化學及/或熱性質，但常規底部填 充材料主要是電介質材料（例如，聚合物）。
[0006] 半導體裝置在操作期間產生非所要量的熱量。例如，已知邏輯裝置（例如，處理 器）、動態隨機存取存儲器（DRAM)裝置及互補金氧半導體（CMOS)裝置會在操作期間產生顯 著熱量。如果此類裝置與其它半導體裝置堆疊或由其覆蓋，且被囊封、使用蓋子來覆蓋或兩 者（例如在包括多個半導體裝置的半導體裝置封裝中），那么在半導體裝置中的一或多者 內，熱量可滯留，且溫度可上升到不可接受的水平。將熱量從半導體裝置封裝中的半導體裝 置及襯底轉移走可改善半導體裝置的性能，且可減小對半導體裝置造成熱致損害的可能。
[0007] 已知使用包含環氧成分及助焊劑成分的環氧助焊劑以在半導體裝置的導電元件 與襯底的接合墊之間的電連接的形成期間將氧化物從半導體裝置的導電元件（例如，導電 結構、焊球）移除。當在形成電連接時或之后，例如通過借助加熱的蒸發而移除助焊劑成 分。環氧助焊劑的環氧成分可同時或隨后被固化，以形成可在結構上加固半導體裝置與襯 底的接合的固體環氧樹脂。然而，環氧樹脂的熱阻相對較高（即，環氧樹脂一般不是良好熱 導體），且熱量可由熱絕緣環氧樹脂保留在封裝的半導體裝置中。此熱量可損害半導體裝置 封裝及/或減少半導體裝置封裝的性能。
[0008] 已將填充劑添加到底部填充材料以增加通過底部填充材料的熱傳導。例如，已將 陶瓷材料的顆粒用作填充劑以改善通過底部填充材料的熱傳遞。然而，陶瓷填充劑（例如， 氮化鋁及氮化硼）難以以球形形式生產，且當以薄片形式被采用時，可造成難以實現均勻 的、厚度可接受的接合線，且可在保護（例如，鈍化）層上穿孔。導電顆粒（例如，金屬顆粒） (其可展現比陶瓷顆粒或其它電絕緣顆粒更大的導熱性）一般避免作為填充劑，或是以受 限濃度使用，以抑制半導體裝置封裝的鄰近導電結構之間的非所要電連通（例如，短路）。
【附圖說明】
[0009] 圖1到7說明一種根據本發明的實施例的將半導體裸片附接到襯底以形成半導體 裝置封裝的方法。
[0010] 圖1到3說明一種根據本發明的實施例的用于使用環氧助焊劑來涂布半導體裸片 的細間距導電結構的工藝。
[0011] 圖4說明定位于襯底上方的半導體裸片，其中半導體裸片的經涂布的細間距導電 結構與襯底的接合墊對準。
[0012] 圖5說明放置于襯底上的半導體裸片，其中經涂布的細間距導電結構定位于襯底 的接合墊上方。
[0013] 圖6說明形成到襯底的導電特征的電連接的細間距導電結構。
[0014] 圖7說明包含安置于半導體裸片與襯底之間的容積中的底部填充材料的半導體 裝置封裝的一部分。
[0015] 圖8是根據本發明的實施例的沿圖7的線I-I取得的圖7的半導體裝置封裝的部 分的橫截面俯視圖。
[0016]圖9是根據本發明的另一實施例的類似于圖8的半導體裝置封裝的一部分的橫截 面俯視圖。
[0017]圖10是根據本發明的實施例的半導體裝置封裝的橫截面側視圖。
【具體實施方式】
[0018] 如文中所使用，參考給定參數的術語"實質上"表示且在所屬領域的一般技術人員 將了解的程度上涵蓋滿足了給定參數、性質或條件，同時有較小程度的偏差（例如在可接 受制造公差內）。經由實例且無限制，"實質上"滿足的參數可為至少約90%滿足、至少約 95%滿足或甚至至少約99%滿足。
[0019] 如文中所使用，任何關系術語（例如"第一"、"第二"、"在上方"、"在上"、"頂部"、 "底部"、"垂直"、"橫向"等等）是為了清晰及方便理解本發明及附圖而使用，且除了上下文 另外清晰指示之處之外，不表示或取決于任何特定偏好、定向或順序。
[0020] 以下描述提供特定細節，例如材料類型及處理條件，以便提供對本發明的實施例 的透徹描述。然而，所屬領域的一般技術人員將了解，本發明的實施例可在不采用這些特性 細節的情況下實施。當然，本發明的實施例可結合行業中所采用的常規半導體制造技術而 實施。另外，下文所提供的描述可能未形成用于制造半導體裝置及封裝的完整工藝流程。下 文所描述的結構無需形成完整半導體裝置或封裝。在下文僅詳細描述理解本發明的實施例 所需的工藝動作及結構。形成完整半導體裝置、封裝及系統的額外動作可通過常規制造技 術執行。因此，在文中僅描述理解本發明的實施例所需的方法及半導體裝置結構。
[0021] 在以下詳細描述中，對附圖進行參考，所述附圖形成本發明的一部分，且其中經由 說明來展示其中可實施本發明的特定實施例。足夠詳細地描述這些實施例，以使得所屬領 域的一般技術人員能夠實施本發明。然而，可利用其它實施例，且可在不背離本發明的范圍 的情況下做出結構、邏輯、方法及組成上的改變。文中所呈現的說明不希望是任何特定系 統、裝置、結構或封裝的真實視圖，而僅為經采用以描述本發明的實施例的理想化的表示。 文中所呈現的圖式無需按照比例繪制。另外，圖式之間的共用元件可保留相同數字名稱。然 而，編號中的任何相似性不表示結構或組件需要在大小、組成、配置或其它性質上相同。
[0022] 本發明的實施例包含（例如）將半導體裸片電及機械連接到襯底（例如，另一半 導體裸片（例如，存儲器裸片、邏輯裸片）、印刷電路板、插入器等等）以形成半導體裝置封 裝的方法。所述方法包含使用底部填充材料，其可包含導熱及導電填充材料以促進通過底 部填充材料的熱量轉移。使用此底部填充材料可在半導體裸片及襯底中的至少一者中維持 足夠低的溫度，以改善或維持其性能及可靠性。另外，本發明的實施例包含使用此類底部填 充材料來形成半導體裝置封裝的方法。為避免或減少用于將半導體裸片連接到襯底的導電 結構（例如，焊料凸塊、導電支柱、金屬支柱、銅柱）之間的電短路，在將底部填充材料引入 半導體裸片與襯底之間的容積中之前，導電結構可至少部分涂布有環氧助焊劑。環氧助焊 劑的環氧成分可在導電結構與任何鄰近導電底部填充材料之間形成電絕緣屏障。本發明的 方法可尤其對將半導體裸片附接到襯底（其中多個細間距導電結構用于形成半導體裸片 與襯底之間的電連接）有用。因此，本發明的實施例可實現使用底部填充材料中的導電填 充材料（例如，金屬填充材料）來實質上增強導熱性。
[0023] 圖1到7說明一種將半導體裸片100附接到襯底的方法。參考圖1，半導體裸片 100可以是常規半導體裸片，其包含（例如）動態隨機存取存儲器（DRAM)裸片、快閃裸片、 邏輯裸片（例如，處理器裸片）、互補金氧半導體（CMOS)裸片等等。因此，本發明的方法不 限于任何特定類型的半導體裸片100。半導體裸片100可包含從主要表面突出以用于將半 導體裸片100附接及電耦合到襯底的多個導電結構102。經由實例且無限制，導電結構102 中的每一者可以是形成于半導體裸片100的對應導電墊104上的導電凸塊或支柱，例如焊 料凸塊（例如，包含銀錫合金的凸塊）、金屬支柱、銅柱、尖端有焊料的金屬支柱等等。導電 結構102可（例如）跨半導體裸片100的主要表面而布置于所謂的"球柵陣列"（BGA)中。
[0024] 在一些實施例中，多個導電結構102可以細間距形成。間距是用于描述鄰近（例 如，重復）特征的大小的概念，且一般被定義為一個特征的寬度加上所述特征與緊鄰特征 之間的距離。如文中所使用，詞組"細間距"是指特征具有相對較小的間距。因此，以細間 距形成的導電結構102可以是相對較小導電結構102,且/或彼此相對接近而定位。經由實 例且無限制，本發明的導電結構102可具有約1000微米或更小的間距，例如在約40微米與 約500微米之間。在一些實施例中，導電結構102可具有在約40微米與約100微米之間的 間距。在其它實施例中，可以增大的間距（即